-
公开(公告)号：CN113641088A
公开(公告)日：2021-11-12
申请号：CN202110460102.1
申请日：2021-04-27
Applicant: 脸谱科技有限责任公司
Inventor： 迈克尔·霍尔 , 奥古斯托·龙基尼西门内斯
Abstract: 本申请涉及用于深度传感的时间数字转换器。深度相机组件用于获得描述局部区域的深度信息。深度相机组件包括具有多个像素的传感器。一些或所有像素被分成耦合到各自的多用途时间数字转换器的组。每个多用途时间数字转换器包括振荡器和计数器。组中的每个像素与多路复用器相关联，该多路复用器被配置为在耦合到该像素、振荡器或与不同像素相关联的计数器的输入端之间进行选择。多路复用器将信号输出到与像素相关联的时间数字转换器的计数器。在图像帧的第一部分期间进行飞行时间测量。在图像帧的第二部分期间，传感器可以用作强度计数器。在图像帧的第三部分期间，可以校准深度传感器。
-
公开(公告)号：CN113552792A
公开(公告)日：2021-10-26
申请号：CN202110639532.X
申请日：2021-06-08
Applicant: 西安电子科技大学
IPC: G04F10/00
Abstract: 本发明提供的一种于传输线相位对冲量化的超高速时间编码器及编码方法，通过设计延迟基准传输线作为延迟基准，将一对固定时钟信号的频率设置为采样保持频率的两倍。将TCD输出时间差ΔT通过放电通路控制在0～π/f_tline范围内，从而当时间差ΔT小于传输线上相邻输出口TAP之间的行波传输时间，则相位差检测输出则为全0数字码，而当时间差ΔT等于π/f_tline，则两次相位差检测电路输入相差180°，故输出为全1数字码。利用采样时钟和基准时钟传输方向相反，再用对应的端口进行编码从而降低功耗，避免时钟间的不匹配造成的有效位数降低，从而实现以传输线相位对冲量化的TDC量化编码方式。
-
公开(公告)号：CN111025884B
公开(公告)日：2021-10-26
申请号：CN201911246233.9
申请日：2019-12-08
Applicant: 复旦大学
IPC: G04F10/00
Abstract: 本发明属于集成电路技术领域，具体为两步式高速动态时间数字转换器。本发明时间数字转换器由粗调时间数字转换器、动态时间放大器、细调时间数字转换器以及解码器组成；动态时间放大器由时间电压转换器和电压时间转换器组成；用以实现时间‑电压‑时间转换的过程，由粗调时间数字转换器产生的余量误差经过时间电压转换器后产生电压信号，再将电压信号输入至电压时间转换器，产生放大的输出时间信号；动态时间放大器具有稳定增益特性，可以达到高线性度；本发明的时间数字转换器可以实现一种流水线架构，并节省静态电流的产生，达到更快的转换速度和低电路消耗功率；校正电路只需要针对时间放大器增益进行一次校正，简化了电路的复杂度。
-
公开(公告)号：CN112086838B
公开(公告)日：2021-10-12
申请号：CN202010789528.7
申请日：2019-08-26
Applicant: 郑巧玲
Inventor： 郑巧玲
IPC: H01R31/06 , H01R13/502 , G04F10/00
Abstract: 本发明公开了一种方便收纳的定时器装置，涉及插座插脚技术领域，包括：上壳体、下壳体、以及通过上壳体和下壳体固定的电源插接装置，电源插接装置包括：设置在上壳体和下壳体之间的上插接槽、以及固定在下壳体底部的用于连接电源的活动插脚部；活动插脚部包括：插脚座、穿设在插脚座底部的插脚本体、以及用于连接固定插脚本体的插脚连接板，插脚座上部设有卡接套筒，卡接套筒内壁上设有周向卡槽和轴向插槽，插脚连接板上部设有与卡接套筒相对应的下套筒，卡接套筒和下套筒之间设有弹簧，下套筒上设有卡接臂；插脚座底部还设有插脚转槽和扭簧转轴；本发明实现了定时器插脚的压装收纳，能够节省收纳空间，并且保护插脚本体。
-
公开(公告)号：CN110476130B9
公开(公告)日：2021-09-28
申请号：CN201880022876.2
申请日：2018-04-05
Applicant: 阿克特莱特股份公司
IPC: G04F10/00
Abstract: 在一些实施例中，测量系统可以包括时间到数字转换器(TDC)，所述时间到数字转换器(TDC)被配置为确定其接收到命令信号的第一数字化时间和其接收到警报信号的第二数字化时间。第一数字化时间和第二数字化时间可以针对N个迭代被确定。命令信号可以按照延迟时间被延迟，并且延迟时间可以针对N个迭代中的每一个被改变。测量系统可以包括第一动态光电二极管(DPD)，所述第一动态光电二极管(DPD)被配置为基于命令信号而从反向偏置模式切换到激活模式。TDC可以针对N个迭代中的每一个计算第一数字化时间与第二数字化时间之间的差，并且差可以随着延迟时间被改变而改变。
-
Patent Agency Ranking
公开(公告)号：CN112650044B
公开(公告)日：2021-09-10
申请号：CN202011547857.7
申请日：2020-12-24
Applicant: 中国科学院精密测量科学与技术创新研究院
IPC: G04F10/00
Abstract: 本发明属于高精度时间频率测量领域，并具体公开了一种基于延时环冗余状态信息的高精度时间测量装置及方法。包括延时环内插器、延时环逻辑门状态信息锁存模块、冗余状态信息时间序列存储模块和测量数据统计分析模块。延时环内插器由具有专用进位链的逻辑门组成，实现一阶内插细分。延时环逻辑门状态信息锁存模块和冗余状态信息时间序列存储模块实现冗余状态信息细分电路，同步锁存延时环逻辑门输出状态信息，对延时环内插器进行二阶等效细分，测量数据统计分析模块分析计算测量结果。本发明利用FPGA逻辑门固有的传输延时不一致特性，通过冗余状态信息细分电路实现对延时环内插器的二阶细分，以提高时间测量分辨率和测量精度。
-
公开(公告)号：CN113219816A
公开(公告)日：2021-08-06
申请号：CN202110499382.7
申请日：2021-05-07
Applicant: 中国科学技术大学
IPC: G04F10/00
Abstract: 本公开提供了一种定时测量方法及时间数字变换器，定时测量方法包括：通过被测信号触发振荡环产生振荡脉冲，直至振荡脉冲与系统时钟对齐；振荡脉冲与系统时钟对齐后，产生结束信号；通过结束信号计算被测信号的出现时刻。该方法使用的内插技术只需一个振荡环，极大地降低了硬件资源消耗，当振荡脉冲上升沿与系统时钟上升沿或者下降沿对齐时即认为测量结束，因此降低测量死时间，振荡环周期可通过在线编程的方式进行改变，大大降低了该时间数字变换器在FPGA上的实现难度。
-
公开(公告)号：CN113195064A
公开(公告)日：2021-07-30
申请号：CN201980083993.4
申请日：2019-12-19
Applicant: 卡西欧计算机株式会社
Abstract: 一种训练确定设备，包括：确定单元，被配置为基于当用户已执行了跑步训练时获得的锻炼数据来确定训练类型；存储单元，被配置为存储训练历史信息，在该训练历史数据中，由确定单元确定的训练类型与所执行的训练的时间信息和所执行的训练期间的移动距离是相关联的；计算单元，被配置为基于存储在存储单元中的训练历史信息针对每种训练类型的移动距离的累计总数执行至少两种不同的计算；以及显示控制器，被配置为显示指示由计算单元计算的每种训练类型的移动距离的累计总数的图像。
-
公开(公告)号：CN109426136B
公开(公告)日：2021-07-30
申请号：CN201810978664.3
申请日：2018-08-27
Applicant: 精工爱普生株式会社
Inventor： 须藤泰宏
IPC: G04F10/00
Abstract: 提供时间数字转换电路、电路装置、物理量测量装置、电子设备及移动体，能够实现时间数字转换电路的高性能化。时间数字转换电路包含：第1振荡电路，其在第1信号的转变定时开始振荡，生成第1时钟频率的第1时钟信号；第2振荡电路，其在第2信号的转变定时开始振荡，生成第2时钟频率的第2时钟信号；第1调整电路，其根据基准时钟信号来对第1振荡电路的振荡频率进行调整；第2调整电路，其根据基准时钟信号来对第2振荡电路的振荡频率进行调整；以及处理电路，其根据第1时钟信号和第2时钟信号，将第1信号与第2信号的转变定时的时间差转换为数字值。
-
公开(公告)号：CN113031428A
公开(公告)日：2021-06-25
申请号：CN202011540090.5
申请日：2020-12-23
Applicant: 精工爱普生株式会社
Abstract: 提供实时时钟装置以及电子设备，能够取得高精度的时刻信息。实时时钟装置(10)包含振子、时钟信号生成电路(110)、计时电路(145)、端子(TIP)和时间数字转换电路(120)。时钟信号生成电路(110)输出基于振荡时钟信号的计时用时钟信号(CLK)。计时电路(145)根据计时用时钟信号(CLK)来生成计时数据(RTD)。向端子(TIP)输入外部信号(EXIN)。时间数字转换电路(120)以比计时电路(145)的计时分辨率高的分辨率测定基于外部信号(EXIN)的第一信号的转变定时与基于振荡时钟信号或计时用时钟信号(CLK)的第二信号的转变定时的时间差，求出与时间差对应的时间差信息(TMD)。
-
-
-
-
-
-
-
-
-
Search Results
1381
records
(took 0.022 seconds)
