公开(公告)号：CN114496980A

公开(公告)日：2022-05-13

申请号：CN202111324836.3

申请日：2021-11-10

Applicant: TDK株式会社

Inventor： 西川朋永 ,  东田启吾 ,  米山将基 ,  冈崎道隆 ,  龟田真清

IPC: H01L23/522 ,  H01L23/64 ,  H01F17/00 ,  H01F17/04 ,  H01F19/00 ,  H01F27/28 ,  H01F27/29 ,  H01F27/36

Abstract: 本发明的技术问题在于，在平衡变压器与电感器集成于1个芯片的复合电子部件中，减少导体层的层数并且降低平衡变压器与电感器的相互干扰。本发明的复合电子部件(1)具备：两端与端子电极(E1、E2)连接的电感器(L1)；与电感器(L1)重叠的电感器(L2)；一端与电感器(L2)的一端连接，另一端与端子电极(E3)连接的电感器(L3)；以及一端与电感器(L2)的另一端连接，另一端与端子电极(E4)连接的电感器(L4)。电感器(L3，L4)与电感器(L1，L2)设置在相同的导体层。由此，能够减少导体层的层数，并且能够降低平衡变压器与电感器的相互干扰。

公开(公告)号：CN116724391A

公开(公告)日：2023-09-08

申请号：CN202180070192.1

申请日：2021-10-22

Applicant: TDK株式会社

Inventor： 露谷和俊 ,  水户忠 ,  米仓瑛介 ,  冈崎道隆 ,  龟田真清

IPC: H01L23/12

Abstract: 在具有多层布线结构的电子部件内置基板中，要防止形成于较深的通孔的通孔导体的空隙，并且提高较浅的通孔与通孔导体的密合性。电子部件内置基板(100)具备：导体层(L1‑L3)；绝缘层(112、113)，其设置在导体层(L2、L3)之间；绝缘层(114)，其设置在导体层(L1、L2)之间；半导体IC(130)，其埋入绝缘层(112、113)；通孔导体(142)，其埋入通孔(V)；以及通孔导体(143)，其埋入通孔(143a)。通孔(143a)设置于与通孔(V)重叠的位置，通孔(143a)比通孔(V)浅，通孔(143a)的内壁的表面粗糙度比通孔(V)的内壁的表面粗糙度大。由此，在埋入深度较深的通孔(V)的通孔导体(142)难以形成空隙，并且能够提高埋入深度较浅的通孔(143a)的通孔导体(143)的密合性。