公开(公告)号：CN110197768B

公开(公告)日：2021-09-21

申请号：CN201910141222.8

申请日：2019-02-26

Applicant: TDK株式会社

Inventor： 佐藤淳 ,  和田由香里 ,  篠泽恒树

IPC: H01G4/12 ,  H01G4/30

Abstract: 本发明提供一种层叠体的形成精度极其良好、以简化的工艺制造具有功能部和导体部层叠而得到的元件主体的层叠型电子部件的方法。本发明提供一种层叠型电子部件的制造方法，该层叠型电子部件具有功能部和导体部层叠而得到的元件主体。在剥离基板上形成的临时保持膜(62)上形成生坯层叠体(11)。其中，生坯层叠体(11)通过重复第一工序和第二工序而形成，第一工序使用含有功能性颗粒的第一油墨形成生坯功能部；第二工序使用含有导电体颗粒的第二油墨形成生坯导体部。临时保持膜(62)具有导电性。

公开(公告)号：CN110197768A

公开(公告)日：2019-09-03

申请号：CN201910141222.8

申请日：2019-02-26

Applicant: TDK株式会社

Inventor： 佐藤淳 ,  和田由香里 ,  篠泽恒树

IPC: H01G4/12 ,  H01G4/30

Abstract: 本发明提供一种层叠体的形成精度极其良好、以简化的工艺制造具有功能部和导体部层叠而得到的元件主体的层叠型电子部件的方法。本发明提供一种层叠型电子部件的制造方法，该层叠型电子部件具有功能部和导体部层叠而得到的元件主体。在剥离基板上形成的临时保持膜(62)上形成生坯层叠体(11)。其中，生坯层叠体(11)通过重复第一工序和第二工序而形成，第一工序使用含有功能性颗粒的第一油墨形成生坯功能部；第二工序使用含有导电体颗粒的第二油墨形成生坯导体部。临时保持膜(62)具有导电性。