公开(公告)号：CN108538570B

公开(公告)日：2021-05-28

申请号：CN201810171411.5

申请日：2018-03-01

Applicant: TDK株式会社

Inventor： 石间雄也 ,  青木俊二 ,  近藤真一 ,  松山靖 ,  东基 ,  尾根泽勇介

IPC: H01F41/04 ,  H01F17/00 ,  H01F27/28

Abstract: 并行制造具备素体及导体的多个电子部件的电子部件的制造方法包括：在第一基材的表面上相互分开而设定的多个区域上分别形成成为电子部件的层叠体的工序；将层叠体从区域剥离的工序；和热处理层叠体的工序。形成层叠体的工序包括第一工序和第二工序。在第一工序中，将包含素体的构成材料且对多个区域分别进行了图案化的素体图案分别形成于多个区域上。在第二工序中，将包含导体的构成材料且对多个区域分别进行了图案化的导体图案分别形成于多个区域上。

公开(公告)号：CN108538570A

公开(公告)日：2018-09-14

申请号：CN201810171411.5

申请日：2018-03-01

Applicant: TDK株式会社

Inventor： 石间雄也 ,  青木俊二 ,  近藤真一 ,  松山靖 ,  东基 ,  尾根泽勇介

IPC: H01F41/04 ,  H01F17/00 ,  H01F27/28

Abstract: 并行制造具备素体及导体的多个电子部件的电子部件的制造方法包括：在第一基材的表面上相互分开而设定的多个区域上分别形成成为电子部件的层叠体的工序；将层叠体从区域剥离的工序；和热处理层叠体的工序。形成层叠体的工序包括第一工序和第二工序。在第一工序中，将包含素体的构成材料且对多个区域分别进行了图案化的素体图案分别形成于多个区域上。在第二工序中，将包含导体的构成材料且对多个区域分别进行了图案化的导体图案分别形成于多个区域上。

公开(公告)号：CN108428544B

公开(公告)日：2021-09-21

申请号：CN201810140255.6

申请日：2018-02-11

Applicant: TDK株式会社

Inventor： 石间雄也 ,  近藤真一 ,  青木俊二 ,  松山靖 ,  尾根泽勇介 ,  东基

IPC: H01F41/04 ,  H01F27/28 ,  H01F17/00 ,  H05K1/16 ,  H05K3/46

Abstract: 本发明涉及一种层叠线圈部件的制造方法，其中，是具备素体和在素体内构成线圈的导体的层叠线圈部件的制造方法，所述制造方法包括：通过光刻法在第一基材上形成包含导体的构成材料的导体图案的工序；通过光刻法在第二基材上形成包含素体的构成材料且去除了与导体图案的形状对应的形状的素体图案的工序；通过将导体图案及素体图案反复转印于支撑体上而将导体图案及素体图案在规定方向上层叠的工序；和对通过层叠的工序而得到的层叠体进行热处理的工序。

公开(公告)号：CN108428544A

公开(公告)日：2018-08-21

申请号：CN201810140255.6

申请日：2018-02-11

Applicant: TDK株式会社

Inventor： 石间雄也 ,  近藤真一 ,  青木俊二 ,  松山靖 ,  尾根泽勇介 ,  东基

IPC: H01F41/04 ,  H01F27/28 ,  H01F17/00 ,  H05K1/16 ,  H05K3/46

CPC classification number: H01F41/043 ,  B32B37/025 ,  B32B38/0036 ,  B32B2307/202 ,  H01F27/2804 ,  H01F41/02 ,  H01F2027/2809

Abstract: 本发明涉及一种层叠线圈部件的制造方法，其中，是具备素体和在素体内构成线圈的导体的层叠线圈部件的制造方法，所述制造方法包括：通过光刻法在第一基材上形成包含导体的构成材料的导体图案的工序；通过光刻法在第二基材上形成包含素体的构成材料且去除了与导体图案的形状对应的形状的素体图案的工序；通过将导体图案及素体图案反复转印于支撑体上而将导体图案及素体图案在规定方向上层叠的工序；和对通过层叠的工序而得到的层叠体进行热处理的工序。