非稳态数据实时采集数据深度压缩方法

    公开(公告)号:CN109934729A

    公开(公告)日:2019-06-25

    申请号:CN201910229294.8

    申请日:2019-03-25

    Applicant: 重庆大学

    Abstract: 本发明涉及一种非稳态数据实时采集数据深度压缩方法,属于数据压缩技术领域,包括以下步骤:S1:初始化;S2:模数转换;S3:FPGA接收ADC的AD转换值DI,计算中间比较变量DR与转换值DI的差值;S4:判断|DR-DI|≤DL,若是,重复个数n=n+1,若否,更新DR=DI,并将buff缓存器中低N位的数据取平均值后和高16-N为一起写入外部存储器,buff缓存器清零,将DI值写入buff缓存器的低N位,高16-N位记录当前重复个数n;S5:buff中高16-N位重写,低N位的数据重写,比较值DR保持不变,重复个数n重新写到高16-N位中;S6:重复步骤S3-S5,直到完成采集。

    非稳态数据实时采集数据压缩方法

    公开(公告)号:CN108616280A

    公开(公告)日:2018-10-02

    申请号:CN201810312748.3

    申请日:2018-04-09

    Applicant: 重庆大学

    Abstract: 本发明涉及一种非稳态数据实时采集数据压缩方法,该方法基于FPGA平台和硬件描述语言,FPGA平台分别连接至模数转换器和外部存储器,模拟信号通过信号调理电路输入模数转换器,具体包含:S1:初始化FPGA系统参数;S2:启动ADC进行模数转换;S3:FPGA接收ADC的AD转换值DI;S4:判断|DR-DI|≤DL,若是,则认为为同一数据,重复个数n=n+1,执行步骤S5,若否,则认为数据不同,更新DR的值,并将buff缓存器中的数据全部写入外部存储器,随后buff缓存器清零,将此时的DI值写入buff缓存器的低N位,高16-N位记录当前重复个数n;S5:判断当前重复个数n是否溢出,S6:重复步骤S3-S5,直到完成采集。本发明方法提高了波形数据的完整性,能够同时适应多种过电压信号的完整采集。

    非稳态数据实时采集数据压缩方法

    公开(公告)号:CN108616280B

    公开(公告)日:2021-10-26

    申请号:CN201810312748.3

    申请日:2018-04-09

    Applicant: 重庆大学

    Abstract: 本发明涉及一种非稳态数据实时采集数据压缩方法,该方法基于FPGA平台和硬件描述语言,FPGA平台分别连接至模数转换器和外部存储器,模拟信号通过信号调理电路输入模数转换器,具体包含:S1:初始化FPGA系统参数;S2:启动ADC进行模数转换;S3:FPGA接收ADC的AD转换值DI;S4:判断|DR‑DI|≤DL,若是,则认为为同一数据,重复个数n=n+1,执行步骤S5,若否,则认为数据不同,更新DR的值,并将buff缓存器中的数据全部写入外部存储器,随后buff缓存器清零,将此时的DI值写入buff缓存器的低N位,高16‑N位记录当前重复个数n;S5:判断当前重复个数n是否溢出,S6:重复步骤S3‑S5,直到完成采集。本发明方法提高了波形数据的完整性,能够同时适应多种过电压信号的完整采集。

Patent Agency Ranking