-
公开(公告)号:CN109934729A
公开(公告)日:2019-06-25
申请号:CN201910229294.8
申请日:2019-03-25
Applicant: 重庆大学
IPC: G06Q50/06 , G06F16/174 , G06F16/17
Abstract: 本发明涉及一种非稳态数据实时采集数据深度压缩方法,属于数据压缩技术领域,包括以下步骤:S1:初始化;S2:模数转换;S3:FPGA接收ADC的AD转换值DI,计算中间比较变量DR与转换值DI的差值;S4:判断|DR-DI|≤DL,若是,重复个数n=n+1,若否,更新DR=DI,并将buff缓存器中低N位的数据取平均值后和高16-N为一起写入外部存储器,buff缓存器清零,将DI值写入buff缓存器的低N位,高16-N位记录当前重复个数n;S5:buff中高16-N位重写,低N位的数据重写,比较值DR保持不变,重复个数n重新写到高16-N位中;S6:重复步骤S3-S5,直到完成采集。
-
公开(公告)号:CN108616280A
公开(公告)日:2018-10-02
申请号:CN201810312748.3
申请日:2018-04-09
Applicant: 重庆大学
IPC: H03M7/30
Abstract: 本发明涉及一种非稳态数据实时采集数据压缩方法,该方法基于FPGA平台和硬件描述语言,FPGA平台分别连接至模数转换器和外部存储器,模拟信号通过信号调理电路输入模数转换器,具体包含:S1:初始化FPGA系统参数;S2:启动ADC进行模数转换;S3:FPGA接收ADC的AD转换值DI;S4:判断|DR-DI|≤DL,若是,则认为为同一数据,重复个数n=n+1,执行步骤S5,若否,则认为数据不同,更新DR的值,并将buff缓存器中的数据全部写入外部存储器,随后buff缓存器清零,将此时的DI值写入buff缓存器的低N位,高16-N位记录当前重复个数n;S5:判断当前重复个数n是否溢出,S6:重复步骤S3-S5,直到完成采集。本发明方法提高了波形数据的完整性,能够同时适应多种过电压信号的完整采集。
-
公开(公告)号:CN113067417B
公开(公告)日:2022-11-08
申请号:CN202110425881.1
申请日:2021-04-20
Applicant: 重庆大学 , 全球能源互联网研究院有限公司 , 国网新疆电力有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司 , 国网新疆电力有限公司信息通信公司
Abstract: 本发明涉及一种基于无功补偿的取电CT输出功率提升方法,属于电路技术领域。在CT的副边线圈侧并联匹配电容,以补偿CT等效电路模型中激磁支路所消耗的无功功率,增大负载电流大小,从而提升CT在负载电阻上的最大输出有功功率;通过改变补偿电容C大小,能够控制负载获得功率大小。现有研究主要是针对大电流条件下CT的功率控制、抗饱和性能,取电CT所获取的功率能够满足后端设备功耗需求,因此并未较多开展针对获取功率不足情况下的CT功率提升方法。尤其是在原边电流为mA级条件下,为获取足够多的能量,可以在二次侧并联补偿电容,当电容与激磁电感谐振时,取电CT的最大输出有功功率将提升接近一倍。
-
公开(公告)号:CN108616280B
公开(公告)日:2021-10-26
申请号:CN201810312748.3
申请日:2018-04-09
Applicant: 重庆大学
IPC: H03M7/30
Abstract: 本发明涉及一种非稳态数据实时采集数据压缩方法,该方法基于FPGA平台和硬件描述语言,FPGA平台分别连接至模数转换器和外部存储器,模拟信号通过信号调理电路输入模数转换器,具体包含:S1:初始化FPGA系统参数;S2:启动ADC进行模数转换;S3:FPGA接收ADC的AD转换值DI;S4:判断|DR‑DI|≤DL,若是,则认为为同一数据,重复个数n=n+1,执行步骤S5,若否,则认为数据不同,更新DR的值,并将buff缓存器中的数据全部写入外部存储器,随后buff缓存器清零,将此时的DI值写入buff缓存器的低N位,高16‑N位记录当前重复个数n;S5:判断当前重复个数n是否溢出,S6:重复步骤S3‑S5,直到完成采集。本发明方法提高了波形数据的完整性,能够同时适应多种过电压信号的完整采集。
-
公开(公告)号:CN113067417A
公开(公告)日:2021-07-02
申请号:CN202110425881.1
申请日:2021-04-20
Applicant: 重庆大学 , 全球能源互联网研究院有限公司 , 国网新疆电力有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司 , 国网新疆电力有限公司信息通信公司
Abstract: 本发明涉及一种基于无功补偿的取电CT输出功率提升方法,属于电路技术领域。在CT的副边线圈侧并联匹配电容,以补偿CT等效电路模型中激磁支路所消耗的无功功率,增大负载电流大小,从而提升CT在负载电阻上的最大输出有功功率;通过改变补偿电容C大小,能够控制负载获得功率大小。现有研究主要是针对大电流条件下CT的功率控制、抗饱和性能,取电CT所获取的功率能够满足后端设备功耗需求,因此并未较多开展针对获取功率不足情况下的CT功率提升方法。尤其是在原边电流为mA级条件下,为获取足够多的能量,可以在二次侧并联补偿电容,当电容与激磁电感谐振时,取电CT的最大输出有功功率将提升接近一倍。
-
-
-
-