-
公开(公告)号:CN101547358B
公开(公告)日:2014-01-15
申请号:CN200910005428.4
申请日:2009-01-20
Applicant: 瑞萨电子株式会社
CPC classification number: H04N19/86 , H04N19/103 , H04N19/124 , H04N19/17 , H04N19/176 , H04N19/436 , H04N19/61
Abstract: 本发明提供了一种图像编码设备,在不形成条带的情况下,其不需要在跨过并行处理区域边界的连续宏块之间的量化参数的引用。图像编码设备从并行处理区域的顶部顺序地通过并行处理对编码目标图像的宏块进行编码,并且该图像编码设备具有用于每个并行处理区域的编码元件。当并行处理区域的顶部宏块的所有量化正交变换系数为零时,编码元件将非零系数添加到部分系数,使得系数为非零。因此,抑制在每个并行处理区域的顶部宏块中生成跳过宏块。由于没有必要形成条带,因此在并行处理区域边界上应用预测,因而编码效率提高。在解码时不会产生错误,并且解码图像质量不会劣化。
-
公开(公告)号:CN101202910B
公开(公告)日:2012-07-04
申请号:CN200710169860.8
申请日:2007-11-14
Applicant: 瑞萨电子株式会社
CPC classification number: H04N19/436 , H04N19/12 , H04N19/13 , H04N19/44 , H04N19/70
Abstract: 本发明涉及图像解码装置、图像编码装置和系统LSI。本发明的图像解码装置,与根据编码了的数据中包含的参数的种类选择码表或编码形式来使用的图像编码方法的解码对应,具备:比特流处理部,将编码了的数据的比特流变换为中间形式;以及图像处理部,将变换为中间形式的数据进行解码,并变换为图像数据,比特流处理部和图像处理部独立启动。在图像编码装置中,同样具备:图像处理部,将编码的图像数据变换为中间形式;比特流处理部,对变换为上述中间形式的数据进行编码,变换为比特流。由此实现低动作频率、低耗电的图像编解码处理。
-