公开(公告)号：CN105895602B

公开(公告)日：2020-05-22

申请号：CN201610087876.3

申请日：2016-02-16

Applicant: 瑞萨电子株式会社

Inventor： 平沼和彦 ,  坂田和之

IPC: H01L23/48 ,  H01L23/49

Abstract: 本发明的目的在于提高半导体器件的信号传输特性。搭载有半导体芯片的布线基板的多根布线(16)具有构成传输差动信号的差动对的布线(16SG1)及布线(16SG2)。另外，布线(16SG1)及布线(16SG2)分别具有以分隔距离(SP1)相互并行的部分(PT1)、与部分(PT1)设于相同布线层且以分隔距离(SP2)相互并行的部分(PT2)、和设于部分(PT1)与部分(PT2)之间且向相互的分隔距离变得比分隔距离(SP1)及分隔距离(SP2)大的方向迂回而设置的部分(PT3)。

公开(公告)号：CN105895602A

公开(公告)日：2016-08-24

申请号：CN201610087876.3

申请日：2016-02-16

Applicant: 瑞萨电子株式会社

Inventor： 平沼和彦 ,  坂田和之

IPC: H01L23/48 ,  H01L23/49

Abstract: 本发明的目的在于提高半导体器件的信号传输特性。搭载有半导体芯片的布线基板的多根布线(16)具有构成传输差动信号的差动对的布线(16SG1)及布线(16SG2)。另外，布线(16SG1)及布线(16SG2)分别具有以分隔距离(SP1)相互并行的部分(PT1)、与部分(PT1)设于相同布线层且以分隔距离(SP2)相互并行的部分(PT2)、和设于部分(PT1)与部分(PT2)之间且向相互的分隔距离变得比分隔距离(SP1)及分隔距离(SP2)大的方向迂回而设置的部分(PT3)。

公开(公告)号：CN205428903U

公开(公告)日：2016-08-03

申请号：CN201620123219.5

申请日：2016-02-16

Applicant: 瑞萨电子株式会社

Inventor： 平沼和彦 ,  坂田和之

IPC: H01L23/48 ,  H01L23/49

Abstract: 本实用新型的目的在于提高半导体器件的信号传输特性。搭载有半导体芯片的布线基板的多根布线(16)具有构成传输差动信号的差动对的布线(16SG1)及布线(16SG2)。另外，布线(16SG1)及布线(16SG2)分别具有以分隔距离(SP1)相互并行的部分(PT1)、与部分(PT1)设于相同布线层且以分隔距离(SP2)相互并行的部分(PT2)、和设于部分(PT1)与部分(PT2)之间且向相互的分隔距离变得比分隔距离(SP1)及分隔距离(SP2)大的方向迂回而设置的部分(PT3)。