-
公开(公告)号：CN112905506B
公开(公告)日：2024-06-28
申请号：CN202110286699.2
申请日：2021-03-17
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明涉及集成电路信息安全技术领域，具体公开了一种基于多值APUF的可重构系统，其中，包括：上位机和FPGA，上位机与FPGA通信连接，上位机包括激励产生模块、激励接收模块和响应接收发送模块，FPGA包括控制模块和PUF模块，PUF模块与控制模块通信连接，激励产生模块、激励接收模块和响应接收发送模块均与控制模块通信连接；其中PUF模块被配置成具有多个配置端、多个激励端和仲裁器模块的多值APUF的可重构结构，能够实现多种路径组合并得到多种不同的激励‑响应特性。本发明提供的基于多值APUF的可重构系统能够保证不同配置之间的重构唯一性和每个配置的重构均匀性。另外，由于设置了仲裁器模块能够提升APUF的抗攻击性，且未增加资源消耗。
-
公开(公告)号：CN118093466A
公开(公告)日：2024-05-28
申请号：CN202311845919.6
申请日：2023-12-28
Applicant: 清华大学无锡应用技术研究院
IPC: G06F13/20
Abstract: 本公开提供了一种外设接口的数据传输方法、装置、设备及存储介质，可以应用于通信技术领域。该方法包括：创建包括至少两个先入先出FIFO队列的数据缓存区，至少两个FIFO队列包括第一FIFO队列和/或第二FIFO队列，该第一FIFO队列为至少两个FIFO队列中当前存储状态为空状态的FIFO队列，第二FIFO队列为数据缓存区中当前存储状态为满状态的FIFO队列；响应于外设接口每次发送的一个数据包，将该一个数据包发送给该第一FIFO队列；使电子设备的算核从第二FIFO队列中读取缓存的一个数据包，且同步使第一FIFO队列接收外设接口发送的一个数据包。可提高外设接口数据吞吐量的同时提升算核性能。
-
公开(公告)号：CN110321162B
公开(公告)日：2023-06-06
申请号：CN201910585678.3
申请日：2019-07-01
Applicant: 无锡沐创集成电路设计有限公司 , 清华大学无锡应用技术研究院
Abstract: 本发明提供一种基于粗粒度可重构计算单元的PRESENT加密算法系统，包括可重构配置系统、可重构数据通路及计算模块、主控微处理器、系统总线；所述可重构配置系统包括配置信息初始化接口、多级配置信息存储单元、配置信息解析模块、配置信息寄存器所述可重构数据通路及计算模块包括可重构计算阵列、寄存器通道、中间结果存储单元、输入先进先出寄存器组、输出先进先出寄存器组；所述可重构计算阵列包括可重构计算单元块，可重构计算单元块包括多行算子、读控制模块、写控制模块；本发明能够实现PRESENT加密算法的高效运算。
-
公开(公告)号：CN112905506A
公开(公告)日：2021-06-04
申请号：CN202110286699.2
申请日：2021-03-17
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明涉及集成电路信息安全技术领域，具体公开了一种基于多值APUF的可重构系统，其中，包括：上位机和FPGA，上位机与FPGA通信连接，上位机包括激励产生模块、激励接收模块和响应接收发送模块，FPGA包括控制模块和PUF模块，PUF模块与控制模块通信连接，激励产生模块、激励接收模块和响应接收发送模块均与控制模块通信连接；其中PUF模块被配置成具有多个配置端、多个激励端和仲裁器模块的多值APUF的可重构结构，能够实现多种路径组合并得到多种不同的激励‑响应特性。本发明提供的基于多值APUF的可重构系统能够保证不同配置之间的重构唯一性和每个配置的重构均匀性。另外，由于设置了仲裁器模块能够提升APUF的抗攻击性，且未增加资源消耗。
-
公开(公告)号：CN118568742A
公开(公告)日：2024-08-30
申请号：CN202410558214.4
申请日：2024-05-07
Applicant: 清华大学无锡应用技术研究院
Abstract: 本公开提供了一种数据处理方法、可重构数据处理芯片和电子设备，可以应用于芯片技术领域、数据加密领域和计算机领域。该方法包括：将传输至可重构数据处理芯片的初始数据包存储在第一缓存中；根据初始数据包中的算力消耗标识，将初始数据包传输至第二缓存中与算力消耗标识相对应的待处理缓存区；将待处理缓存区中的初始数据包，传输至与算力消耗标识相对应的关联算核，以便于关联算核对初始数据包中的初始数据执行数据处理操作，得到目标数据；根据从关联算核获取的目标数据，生成目标数据包，以便于与可重构数据处理芯片电连接的关联装置获取目标数据包。
-
Patent Agency Ranking
公开(公告)号：CN115374052A
公开(公告)日：2022-11-22
申请号：CN202211059479.7
申请日：2022-08-30
Applicant: 中国人民解放军63921部队 , 清华大学无锡应用技术研究院
Abstract: 本发明提出了一种用于可重构计算阵列的任务处理方法，应用于计算机技术领域，该方法包括：获取预设任务对应的m个配置信息块中的第一个配置信息块，每个该配置信息块对应一个子计算过程，根据该第一个配置信息块配置该多个算核中的第一算核，该第一算核用于执行该预设任务，在该第一算核执行完该第一个配置信息块对应的任务后，根据该m个配置信息块中的下一个配置信息块重新配置该第一算核，以便该第一算核能够继续执行该预设任务。本发明还提出了一种用于可重构计算阵列的任务处理装置、设备、介质和程序产品，能够利用第一算核这一较小的一维算子阵列进行频繁的重构的方式即可达到和原先二维算子阵列一样的计算效果。
-
公开(公告)号：CN117785761A
公开(公告)日：2024-03-29
申请号：CN202311841054.6
申请日：2023-12-28
Applicant: 清华大学无锡应用技术研究院
IPC: G06F13/20
Abstract: 本公开提供了一种外设接口的数据传输方法、装置、设备及存储介质，可以应用于通信技术领域。该方法包括：在电子设备接收到外设接口发送的读命令之前，将所述电子设备的算核所输出的待传输数据包发送给所述电子设备内的数据缓存区，响应于所述外设接口发送的读命令，从所述数据缓存区中读取所述读命令指示的所有待传输数据包发送给所述外设接口，提升数据传输效率。
-
公开(公告)号：CN110321162A
公开(公告)日：2019-10-11
申请号：CN201910585678.3
申请日：2019-07-01
Applicant: 无锡沐创集成电路设计有限公司 , 清华大学无锡应用技术研究院
Abstract: 本发明提供一种基于粗粒度可重构计算单元的PRESENT加密算法系统，包括可重构配置系统、可重构数据通路及计算模块、主控微处理器、系统总线；所述可重构配置系统包括配置信息初始化接口、多级配置信息存储单元、配置信息解析模块、配置信息寄存器所述可重构数据通路及计算模块包括可重构计算阵列、寄存器通道、中间结果存储单元、输入先进先出寄存器组、输出先进先出寄存器组；所述可重构计算阵列包括可重构计算单元块，可重构计算单元块包括多行算子、读控制模块、写控制模块；本发明能够实现PRESENT加密算法的高效运算。
-
公开(公告)号：CN115001694B
公开(公告)日：2023-07-11
申请号：CN202110231457.3
申请日：2021-03-02
Applicant: 清华大学无锡应用技术研究院
IPC: H04L9/32
Abstract: 本申请提出一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数APUF电路结构，包括：基于级联结构的多值APUF开关单元、亚稳态检测电路和APUF电路；多值APUF开关单元包括将多个小交换单元进行级联形成三个交换级，每个小交换单元内部和交换级之间的延时路径均相同，以使多值APUF开关单元内部所有的延时路径对称；亚稳态检测电路与APUF电路的仲裁器连接，检测仲裁器的输出是否存在振荡情况，通过上升下降沿触发器将振荡情况转化为数字信息，根据数字信息确定仲裁器响应是否稳定，通过亚稳态检测电路的筛选电路筛选不稳定响应。由此，通过分级实现交换行为，保证整个级联开关路径对称性，设计亚稳态检测电路对响应产生过程中亚稳态现象进行检测，提高稳定性。
-
公开(公告)号：CN116155471A
公开(公告)日：2023-05-23
申请号：CN202211618930.4
申请日：2022-12-14
Applicant: 清华大学无锡应用技术研究院
IPC: H04L7/00
Abstract: 本发明提供了一种用于多比特信号的数据传输方法，应用于通信技术领域，对于该多比特信号的每一单比特信号，该方法包括将单比特信号转换为第一状态机的状态信号，对该第一状态机的状态信号进行独热编码，得到该第一状态机的独热编码信号，将该第一状态机的独热编码信号跨时钟传递给第二状态机。本发明还提供了一种用于多比特信号的数据传输装置、电子设备及存储介质，保证了跨时钟信号的稳定性，同时也保证多位跨时钟信号同时变化时只有一位有效，避免多位跨时钟信号在同一个逻辑门聚合的错误出现。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.053 seconds)
