-
公开(公告)号：CN117278188B
公开(公告)日：2024-02-23
申请号：CN202311548636.5
申请日：2023-11-21
申请人： 深圳市鼎阳科技股份有限公司
IPC分类号： H04L7/00
摘要： 本申请提供一种信号源同步系统及其同步方法。该系统包括：以菊花链方式级联的多级信号源；每一级的所信号源通过其触发接收端接收触发信号，并在接收到触发信号后通过其事件输出端输出触发信号；每一级的信号源通过其触发接收端接收到触发信号后，通过其调制信号输出端输出调制信号；其中，对于任意一级的信号源：该级的信号源的延时调节单元获取对应于本级的预设延迟时间，并基于预设延迟时间对该级的信号源通过其触发接收端接收到触发信号到通过其调制信号输出端输出调制信号之间的时间进行调节，以使得各级的信号源输出的调制信号为同步信号。本申请通过以菊花链方式级联的多级信号源，降低了系统构建难度，更具普遍适用性。
-
公开(公告)号：CN117278188A
公开(公告)日：2023-12-22
申请号：CN202311548636.5
申请日：2023-11-21
申请人： 深圳市鼎阳科技股份有限公司
IPC分类号： H04L7/00
摘要： 本申请提供一种信号源同步系统及其同步方法。该系统包括：以菊花链方式级联的多级信号源；每一级的所信号源通过其触发接收端接收触发信号，并在接收到触发信号后通过其事件输出端输出触发信号；每一级的信号源通过其触发接收端接收到触发信号后，通过其调制信号输出端输出调制信号；其中，对于任意一级的信号源：该级的信号源的延时调节单元获取对应于本级的预设延迟时间，并基于预设延迟时间对该级的信号源通过其触发接收端接收到触发信号到通过其调制信号输出端输出调制信号之间的时间进行调节，以使得各级的信号源输出的调制信号为同步信号。本申请通过以菊花链方式级联的多级信号源，降低了系统构建难度，更具普遍适用性。
-
公开(公告)号：CN117056268B
公开(公告)日：2024-01-30
申请号：CN202311307766.X
申请日：2023-10-11
申请人： 深圳市鼎阳科技股份有限公司
摘要： 一种用于测量仪器的SPI接口电路和SPI通讯方法，包括CPLD单元、开关执行单元、芯片执行单元和DAC执行单元。CPLD单元包括时序时钟生成模块、SPI通信模块、寄存器模块、数据处理模块、DAC数值计算模块、开关处理模块、芯片处理模块和DAC处理模块。时序时钟生成模块提供系统时钟，SPI通信模块用于建立通信连接，DAC数值计算模块解析频率控制字，寄存器模块实现主控制器对SPI接口电路的控制和调试，开关处理模块和芯片处理模块分别执行对开关执行单元和芯片执行单元的参数设定，DAC处理模块调用DAC执行单元来执行解析频率控制字的计算。由于CPLD单元由可编程逻辑器件内部自带的系统时钟驱动，使得CPLD不需依赖处理器而自主完成SPI接口电路的处理，且效率更高，更可靠。
-
公开(公告)号：CN117056268A
公开(公告)日：2023-11-14
申请号：CN202311307766.X
申请日：2023-10-11
申请人： 深圳市鼎阳科技股份有限公司
摘要： 一种用于测量仪器的SPI接口电路和SPI通讯方法，包括CPLD单元、开关执行单元、芯片执行单元和DAC执行单元。CPLD单元包括时序时钟生成模块、SPI通信模块、寄存器模块、数据处理模块、DAC数值计算模块、开关处理模块、芯片处理模块和DAC处理模块。时序时钟生成模块提供系统时钟，SPI通信模块用于建立通信连接，DAC数值计算模块解析频率控制字，寄存器模块实现主控制器对SPI接口电路的控制和调试，开关处理模块和芯片处理模块分别执行对开关执行单元和芯片执行单元的参数设定，DAC处理模块调用DAC执行单元来执行解析频率控制字的计算。由于CPLD单元由可编程逻辑器件内部自带的系统时钟驱动，使得CPLD不需依赖处理器而自主完成SPI接口电路的处理，且效率更高，更可靠。
-
-
-
搜索结果
4 条记录 (耗时 0.03 秒)
