-
公开(公告)号：CN103369215A
公开(公告)日：2013-10-23
申请号：CN201210092038.7
申请日：2012-03-31
Applicant: 深圳市振华微电子有限公司 , 深圳集成电路设计产业化基地管理中心
Abstract: 本发明涉及一种方位可调视频摄录系统，包括安装基座、至少一个摄录装置、以及将所述摄录装置可调整地安装在所述安装基座上的磁性万向调节装置。通过磁性万向调节装置来将摄录装置安装在安装基座上，由于是利用磁性结构，因此，在调节时更加方便、容易地调整摄录装置，从而便于调整整个系统的摄录方位，来降低后续对图像处理的难度，提高了效率、降低了成本。
-
公开(公告)号：CN103369215B
公开(公告)日：2017-05-10
申请号：CN201210092038.7
申请日：2012-03-31
Applicant: 深圳市振华微电子有限公司 , 深圳集成电路设计产业化基地管理中心
Abstract: 本发明涉及一种方位可调视频摄录系统，包括安装基座、至少一个摄录装置、以及将所述摄录装置可调整地安装在所述安装基座上的磁性万向调节装置。通过磁性万向调节装置来将摄录装置安装在安装基座上，由于是利用磁性结构，因此，在调节时更加方便、容易地调整摄录装置，从而便于调整整个系统的摄录方位，来降低后续对图像处理的难度，提高了效率、降低了成本。
-
公开(公告)号：CN104125461B
公开(公告)日：2017-06-23
申请号：CN201310152278.6
申请日：2013-04-27
Applicant: 深圳市振华微电子有限公司 , 中国振华(集团)科技股份有限公司
Abstract: 本发明公开了一种大尺寸的图像压缩处理系统及方法，该图像压缩处理系统包括用于存储图像数据的存储器，所述图像压缩处理系统还包括FPGA，而且，所述FPGA内嵌有：分割模块，用于从所述存储器中读取待处理的图像，并将所述图像分割成多个图像块，且分别分配给多个压缩模块；多个并行的压缩模块，用于分别对所分配的图像块进行压缩处理，以形成多个压缩数据流；组合模块，用于将所述多个压缩数据流进行组合。本发明还构造一种大尺寸的图像压缩处理方法。实施本发明的技术方案，对大尺寸图像进行压缩处理的效率高，而且，成本低、系统简单。
-
公开(公告)号：CN103279439B
公开(公告)日：2016-03-02
申请号：CN201310130617.0
申请日：2013-04-16
Applicant: 深圳市振华微电子有限公司 , 中国振华(集团)科技股份有限公司
Abstract: 本发明公开了一种基于FPGA实现的RISC处理器的嵌入式系统、网络数据传输系统及方法，该嵌入式系统包括第一以太网口，还包括：嵌入在FPGA内的RISC处理器，用于接收并处理用户的指令；嵌入在FPGA内的打包模块，用于在所述RISC处理器的触发下，将数据进行硬件打包并通过所述第一以太网口传输至所述计算机。实施本发明的技术方案，由于在FPGA内设置硬件的打包模块，用来实现数据的打包和传输，可以大大提高数据的传输速率，满足了传输大量数据（例如，全景视频数据）的要求，而且，除以太网口外，RISC处理器和打包模块都设置在FPGA内部，有很强的可移植性。
-
公开(公告)号：CN104811716A
公开(公告)日：2015-07-29
申请号：CN201510213848.7
申请日：2015-04-29
Applicant: 深圳市振华微电子有限公司 , 中国振华(集团)科技股份有限公司
IPC: H04N19/176 , H04N19/129
Abstract: 本发明公开了一种宏块搜索方法。该方法包括如下步骤：建立宏块对应的搜索窗口，搜索窗口的中心以宏块的中心为参考点，搜索窗口是大小为(M+2q)×(N+2p)的数据块；数据块包括大小为(M/2+q)×(N+2p)的第一数据块和第二数据块；在搜索当前宏块时，在存储模块中存储当前宏块的第一数据块和第二数据块，同时，在存储模块中存储下一宏块的第一数据块和第二数据块；其中，当前宏块的第二数据块与下一宏块的第一数据块相同；重复前述步骤至完成所有宏块的搜索。该方法可在搜索过程中重复利用相邻宏块之间重复部分的数据块数据，以减小读取搜索窗口数据的等待时间，并有效减少读取搜索窗口的次数，从而提高对整帧图像所有宏块的搜索速度。
-
Patent Agency Ranking
公开(公告)号：CN104717466A
公开(公告)日：2015-06-17
申请号：CN201510067059.7
申请日：2015-02-09
Applicant: 深圳市振华微电子有限公司 , 中国振华(集团)科技股份有限公司
Abstract: 本发明涉及一种基于FPGA的HD-SDI视频处理板，包括FPGA芯片，FPGA芯片包括GTX IP硬核、多通道数据采集模块、图像压缩模块、UDP打包模块、以太网控制器、AXI总线，GTX IP硬核接收视频信号并输出至多通道数据采集模块进行解码，再经过图像压缩模块进行压缩处理，通过UDP打包模块进行封装，最后通过以太网控制器输出，从而在FPGA芯片上完成HD-SDI视频信号的采集、解码、压缩、传输的功能。
-
公开(公告)号：CN103973944A
公开(公告)日：2014-08-06
申请号：CN201310048011.2
申请日：2013-02-06
Applicant: 深圳市振华微电子有限公司 , 中国振华(集团)科技股份有限公司
Abstract: 本发明公开了一种半球型全景成像装置及方法，该装置包括：壳体，壳体包括半球面部分；图像采集模块，包括多个摄像头，以从不同角度同时采集多个图像，多个摄像头均匀设置在半球面部分上；以及图像拼接模块，用于将多个图像拼接成一幅全景图像。通过在半球面部分上设置较多数量的摄像头，易于获得高分辨率的全景图像。另一方面，由于多个摄像头均匀分布在半球面部分上，从理论上来说，每个摄像头在图像采集过程中的视角较小。由于采用小视角的摄像头，能够大幅度减轻采集到的图像的桶形形变，甚至该桶形形变可忽略不计，由此可以简化图像处理程序，减少图像处理成本，提高图像处理速度。
-
公开(公告)号：CN103369192A
公开(公告)日：2013-10-23
申请号：CN201210092029.8
申请日：2012-03-31
Applicant: 深圳市振华微电子有限公司
Abstract: 本发明公开了一种多通道视频图像全硬件拼接方法及装置，该装置包括：图像采集模块，图像采集模块包括多个摄像头，用于从多个角度分别同时采集得到多个图像，多个图像中的相邻两个图像之间存在重叠区域；图像校正模块，用于基于数字芯片、并根据预先确定的畸变系数查找表分别对多个图像进行失真校正以形成多个校正图像；以及图像拼接模块，用于基于数字芯片、并根据预先标定的标准图像尺寸分别对多个校正图像进行裁剪，以分别去除重叠区域；随后拼接多个校正图像以形成一幅图像。本发明中，采用硬件拼接图像，处理速度快，从而可以实现实时显示拼接后的图像。另外，在图像拼接之前首先对图像进行失真校正，使得拼接后的图像质量高。
-
公开(公告)号：CN103279439A
公开(公告)日：2013-09-04
申请号：CN201310130617.0
申请日：2013-04-16
Applicant: 深圳市振华微电子有限公司
Abstract: 本发明公开了一种基于FPGA实现的RISC处理器的嵌入式系统、网络数据传输系统及方法，该嵌入式系统包括第一以太网口，还包括：嵌入在FPGA内的RISC处理器，用于接收并处理用户的指令；嵌入在FPGA内的打包模块，用于在所述RISC处理器的触发下，将数据进行硬件打包并通过所述第一以太网口传输至所述计算机。实施本发明的技术方案，由于在FPGA内设置硬件的打包模块，用来实现数据的打包和传输，可以大大提高数据的传输速率，满足了传输大量数据（例如，全景视频数据）的要求，而且，除以太网口外，RISC处理器和打包模块都设置在FPGA内部，有很强的可移植性。
-
公开(公告)号：CN103207501A
公开(公告)日：2013-07-17
申请号：CN201310130894.1
申请日：2013-04-16
Applicant: 深圳市振华微电子有限公司
Abstract: 本发明提供了一种新型的现场可组装多参数可配置摄像模组及设备，该新型的现场可组装多参数可配置摄像模组包括第一固定座、镜头、第二固定座、紧固机构以及图像传感器；镜头安装于第一固定座上，图像传感器安装在第二固定座上，并与镜头相对应；所述第二固定座与所述第一固定座沿着垂直于所述镜头中心线的方向上的相对位置可调地连接；并且，在调整后所述第一固定座与第二固定座通过所述紧固机构紧固连接。本发明具有第一固定座和第二固定座在沿平行镜头中心线的方向上相对位置可调，进一步使得镜头和图像传感器的相对位置可调的有益效果。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.055 seconds)
