-
-
公开(公告)号:CN103346874A
公开(公告)日:2013-10-09
申请号:CN201310246147.4
申请日:2013-06-20
Applicant: 桂林电子科技大学
IPC: H04L7/033
Abstract: 本发明公开了一种基于DDS的数字通信时钟同步系统,包括波形预处理器,鉴相器,前置滤波器,系统数据处理模块,DDS波形产生模块;波形预处理器连接鉴相器的一个输入端,鉴相器输出端连接前置滤波器的输入端,前置滤波器输出端连接系统数据处理模块的输入端,系统数据处理模块输出端连接DDS波形产生模块的频率控制字输入端,DDS波形产生模块输出端连接鉴相器的另一个输入端,同时输出同步时钟信号。本发明通过带有频率最高、最低门限值的控制算法来控制DDS的输出,充分利用DDS覆盖频率范围宽,输出频率控制灵活,分辨率高的特性,实现了没有可调元件、调试难度低、设置工作频率容易,适于多速率工作的数字通信时钟同步系统。
-
公开(公告)号:CN103346874B
公开(公告)日:2017-04-19
申请号:CN201310246147.4
申请日:2013-06-20
Applicant: 桂林电子科技大学
IPC: H04L7/033
Abstract: 本发明公开了一种基于DDS的数字通信时钟同步系统,包括波形预处理器,鉴相器,前置滤波器,系统数据处理模块,DDS波形产生模块;波形预处理器连接鉴相器的一个输入端,鉴相器输出端连接前置滤波器的输入端,前置滤波器输出端连接系统数据处理模块的输入端,系统数据处理模块输出端连接DDS波形产生模块的频率控制字输入端,DDS波形产生模块输出端连接鉴相器的另一个输入端,同时输出同步时钟信号。本发明通过带有频率最高、最低门限值的控制算法来控制DDS的输出,充分利用DDS覆盖频率范围宽,输出频率控制灵活,分辨率高的特性,实现了没有可调元件、调试难度低、设置工作频率容易,适于多速率工作的数字通信时钟同步系统。
-
公开(公告)号:CN203340091U
公开(公告)日:2013-12-11
申请号:CN201320355284.7
申请日:2013-06-20
Applicant: 桂林电子科技大学
IPC: H04L7/033
Abstract: 本实用新型公开了一种基于DDS的数字通信时钟同步系统,包括波形预处理器,鉴相器,前置滤波器,系统数据处理模块,DDS波形产生模块;波形预处理器连接鉴相器的一个输入端,鉴相器输出端连接前置滤波器的输入端,前置滤波器输出端连接系统数据处理模块的输入端,系统数据处理模块输出端连接DDS波形产生模块的频率控制字输入端,DDS波形产生模块输出端连接鉴相器的另一个输入端,同时输出同步时钟信号。本实用新型通过带有频率最高、最低门限值的控制算法来控制DDS的输出,充分利用DDS覆盖频率范围宽,输出频率控制灵活,分辨率高的特性,实现了没有可调元件、调试难度低、设置工作频率容易,适于多速率工作的数字通信时钟同步系统。
-
-
-