公开(公告)号：CN111669326A

公开(公告)日：2020-09-15

申请号：CN202010377485.1

申请日：2020-05-07

Applicant: 桂林电子科技大学

Inventor： 王勇 ,  方明 ,  邓运辉

IPC: H04L12/721 ,  H04L12/751

Abstract: 本发明公开一种基于FPGA的最短路由实现方法，通过遍历所有的拓扑信息的源交换机和拓扑信息的目的交换机的组合，对于每一组拓扑信息的源交换机和拓扑信息的目的交换机组合，分别执行最短路由算法来获取插入节点迭代后的邻接矩阵信息。本发明利用FPGA实现在高速网络环境下对SDN控制器的协调，同步网络拓扑，加快数据的传输，减少因对传输链路性能进行决策与配置而带来的对网络性能的影响。

公开(公告)号：CN111669326B

公开(公告)日：2022-07-29

申请号：CN202010377485.1

申请日：2020-05-07

Applicant: 桂林电子科技大学

Inventor： 王勇 ,  方明 ,  邓运辉

IPC: H04L45/12 ,  H04L45/02

Abstract: 本发明公开一种基于FPGA的最短路由实现方法，通过遍历所有的拓扑信息的源交换机和拓扑信息的目的交换机的组合，对于每一组拓扑信息的源交换机和拓扑信息的目的交换机组合，分别执行最短路由算法来获取插入节点迭代后的邻接矩阵信息。本发明利用FPGA实现在高速网络环境下对SDN控制器的协调，同步网络拓扑，加快数据的传输，减少因对传输链路性能进行决策与配置而带来的对网络性能的影响。