公开(公告)号：CN101651288B

公开(公告)日：2011-11-09

申请号：CN200910163685.0

申请日：2009-08-10

Applicant: 株式会社日立制作所 ,  学校法人上智学院 ,  索尼株式会社

Inventor： 岸野克巳 ,  野村一郎 ,  玉村好司 ,  田才邦彦 ,  朝妻庸纪 ,  中岛博 ,  中村均 ,  藤崎寿美子 ,  纪川健

IPC: H01S5/327 ,  H01S5/347 ,  H01S5/028 ,  H01L33/00 ,  H01L31/101

CPC classification number: H01S5/327 ,  H01S5/305 ,  H01S5/3211 ,  H01S5/3213 ,  H01S5/3216

Abstract: 本发明提供了一种半导体器件，所述半导体器件包括半导体层，该半导体层在InP基板上依次包括n型第一熔覆层、n型第二熔覆层、活性层、p型第一熔覆层和p型第二熔覆层。所述n型第一熔覆层和所述n型第二熔覆层满足下面的公式(1)～公式(4)，或者所述p型第一熔覆层和所述p型第二熔覆层满足下面的公式(5)～公式(8)：1×1017cm-3≤N1≤1×1020cm-3...(1)N1＞N2 ...(2)D1＞D2 ...(3)Ec1＜Ec3＜Ec2 ...(4)1×1017cm-3≤N4≤1020cm-3...(5)N3＜N4 ...(6)D3＜D4 ...(7)Ev1＜Ev3＜Ev2 ...(8)在本发明的半导体器件中，通过将n型熔覆层或者p型熔覆层分成两层，因而能够将载流子传导、载流子限制、对Type II发光的抑制和光限制的全部特性设为适于所述n型熔覆层和所述p型熔覆层的值。

公开(公告)号：CN101651288A

公开(公告)日：2010-02-17

申请号：CN200910163685.0

申请日：2009-08-10

Applicant: 株式会社日立制作所 ,  学校法人上智学院 ,  索尼株式会社

Inventor： 岸野克巳 ,  野村一郎 ,  玉村好司 ,  田才邦彦 ,  朝妻庸纪 ,  中岛博 ,  中村均 ,  藤崎寿美子 ,  纪川健

IPC: H01S5/327 ,  H01S5/347 ,  H01S5/028 ,  H01L33/00 ,  H01L31/101

CPC classification number: H01S5/327 ,  H01S5/305 ,  H01S5/3211 ,  H01S5/3213 ,  H01S5/3216

Abstract: 本发明提供了一种半导体器件，所述半导体器件包括半导体层，该半导体层在InP基板上依次包括n型第一熔覆层、n型第二熔覆层、活性层、p型第一熔覆层和p型第二熔覆层。所述n型第一熔覆层和所述n型第二熔覆层满足下面的公式(1)～公式(4)，或者所述p型第一熔覆层和所述p型第二熔覆层满足下面的公式(5)～公式(8)：1×10 17 cm -3 ≤N1≤1×10 20 cm -3 …(1)N1＞N2 …(2)D1＞D2 …(3)Ec1＜Ec3＜Ec2 …(4)1×10 17 cm -3 ≤N4≤10 20 cm -3 …(5)N3＜N4 …(6)D3＜D4 …(7)Ev1＜Ev3＜Ev2 …(8)在本发明的半导体器件中，通过将n型熔覆层或者p型熔覆层分成两层，因而能够将载流子传导、载流子限制、对Type II发光的抑制和光限制的全部特性设为适于所述n型熔覆层和所述p型熔覆层的值。