-
公开(公告)号:CN101876963B
公开(公告)日:2013-10-16
申请号:CN201010158624.8
申请日:2010-03-31
Applicant: 株式会社东芝
CPC classification number: G06F13/4282
Abstract: 本发明提供PCI.Express通信系统及其通信方法,该方法由以下步骤构成:在TLP摘要中,事务层的电路检测错误,对于发送数据设定错误信息,接收到根联合体(1)发送的存储器读取请求的终端(3a)在对应于被请求的TLP的第1数据的发送中检测出错误的情况下,将错误信息设置到TLP摘要中而返回带数据的完结信号的步骤;根联合体(1)将基于错误信息的存储器读取请求发送给终端的步骤;终端返回被请求的第2数据的步骤;以及根联合体在保持的第1数据的错误位置上覆盖第2数据而完成该应答的步骤。
-
公开(公告)号:CN101876963A
公开(公告)日:2010-11-03
申请号:CN201010158624.8
申请日:2010-03-31
Applicant: 株式会社东芝
CPC classification number: G06F13/4282
Abstract: 本发明提供PCI.Express通信系统及其通信方法,该方法由以下步骤构成:在TLP摘要中,事务层的电路检测错误,对于发送数据设定错误信息,接收到根联合体(1)发送的存储器读取请求的终端(3a)在对应于被请求的TLP的第1数据的发送中检测出错误的情况下,将错误信息设置到TLP摘要中而返回带数据的完结信号的步骤;根联合体(1)将基于错误信息的存储器读取请求发送给终端的步骤;终端返回被请求的第2数据的步骤;以及根联合体在保持的第1数据的错误位置上覆盖第2数据而完成该应答的步骤。
-
公开(公告)号:CN101587460A
公开(公告)日:2009-11-25
申请号:CN200910203615.3
申请日:2009-05-19
Applicant: 株式会社东芝
IPC: G06F13/16
CPC classification number: G06F11/0793 , G06F11/0745
Abstract: 一种存储器控制单元(21),根据来自主设备的指令控制向所述从设备写入和从中读取数据。总线诊断线(4)在不经过所述地址总线和控制信号线的情况下直接从总线信号控制电路(2)连接到从设备(3)的总线信号接收端(31)。总线信号异常处理单元(23)将从总线信号控制电路(2)向地址总线和控制信号线输出的输出总线信号与通过总线诊断线反馈的反馈总线信号相比较以便确定差异的存在/不存在。当在总线信号异常处理单元(23)中确定存在差异时,存储器控制单元(21)延长正执行的操作的总线周期。
-
公开(公告)号:CN102349059A
公开(公告)日:2012-02-08
申请号:CN201080011925.6
申请日:2010-04-15
Applicant: 株式会社东芝
CPC classification number: H04L1/0045 , H04L1/0061 , H04L2001/0097
Abstract: 一种PCI Express的TLP处理电路(10),其特征在于,包括多个接收处理部(2a1)、发送处理部(2b)和选择接收处理部中的某个向发送处理部进行发送的复用器(2c1),至少是,接收处理部具备:冗余代码生成电路(12),LCRC·序列号检查电路(13),缓存器(14),以及对该TLP向发送目的地的正常发送或用于使该TLP无效化的发送进行控制的包控制电路部(16),发送处理部具备:序列号生成电路(19),LCRC生成电路(20),以及中继电路错误检测电路(21),从而能够保障发送的TLP的数据完整性。
-
公开(公告)号:CN101587460B
公开(公告)日:2011-11-23
申请号:CN200910203615.3
申请日:2009-05-19
Applicant: 株式会社东芝
IPC: G06F13/16
CPC classification number: G06F11/0793 , G06F11/0745
Abstract: 一种存储器控制单元(21),根据来自主设备的指令控制向所述从设备写入和从中读取数据。总线诊断线(4)在不经过所述地址总线和控制信号线的情况下直接从总线信号控制电路(2)连接到从设备(3)的总线信号接收端(31)。总线信号异常处理单元(23)将从总线信号控制电路(2)向地址总线和控制信号线输出的输出总线信号与通过总线诊断线反馈的反馈总线信号相比较以便确定差异的存在/不存在。当在总线信号异常处理单元(23)中确定存在差异时,存储器控制单元(21)延长正执行的操作的总线周期。
-
-
-
-