-
公开(公告)号：CN110299924B
公开(公告)日：2021-07-23
申请号：CN201910559824.5
申请日：2019-06-26
Applicant: 厦门大学嘉庚学院
Abstract: 本发明涉及一种具有自动规避干扰信号的无线话筒扩音系统，所述系统包括若干台发射机和一台接收机；所述发射机包括第一电源模块、语音采集放大模块、无线发射模块、第一控制模块、第一按键模块、第一显示模块；所述第一电源模块为发射机供电；所述接收机包括第二电源模块、无线接收模块、第二控制模块、第二显示模块、第二按键模块、加法器、功率放大模块和喇叭。本发明话筒开机时能够自动检测信道是否被占用，如果发现存在干扰，则重新选择发射频率规避干扰信号。
-
公开(公告)号：CN110299924A
公开(公告)日：2019-10-01
申请号：CN201910559824.5
申请日：2019-06-26
Applicant: 厦门大学嘉庚学院
Abstract: 本发明涉及一种具有自动规避干扰信号的无线话筒扩音系统，所述系统包括若干台发射机和一台接收机；所述发射机包括第一电源模块、语音采集放大模块、无线发射模块、第一控制模块、第一按键模块、第一显示模块；所述第一电源模块为发射机供电；所述接收机包括第二电源模块、无线接收模块、第二控制模块、第二显示模块、第二按键模块、加法器、功率放大模块和喇叭。本发明话筒开机时能够自动检测信道是否被占用，如果发现存在干扰，则重新选择发射频率规避干扰信号。
-
公开(公告)号：CN207588880U
公开(公告)日：2018-07-06
申请号：CN201721712674.X
申请日：2017-12-11
Applicant: 厦门大学嘉庚学院
Abstract: 本实用新型涉及一种基于FPGA的位同步时钟提取装置。包括控制模块、信号采集处理模块、可控精准时钟发生模块、放大模块、第一比较模块、第二比较模块、按键模块、显示模块；所述放大模块的输入端作为基带信号的输入端，所述放大模块的输出端经所述第一比较模块与所述信号采集处理模块的一输入端连接，所述信号采集处理模块的另一输入端经所述第二比较模块、所述可控精准时钟发生模块与所述控制模块的一输出端连接，所述信号采集处理模块的输出端与所述控制模块的一输入端连接，所述控制模块的另一输入端与所述按键模块连接，所述控制模块的另一输出端与所述显示模块连接。本实用新型装置功能丰富，操作简单，成本低廉，轻巧便捷。
-
-
Search Results
3
records
(took 0.025 seconds)
