公开(公告)号：CN103093046B

公开(公告)日：2016-03-30

申请号：CN201310010846.9

申请日：2013-01-11

Applicant: 华侨大学

Inventor： 叶丹丹 ,  罗继亮

IPC: G06F17/50

Abstract: 本发明一种将FPGA硬件描述语言VHDL转换为普通Petri网的方法，针对编译好的VHDL程序，得到输入输出之间的逻辑关系，将输入输出之间的逻辑关系式化简为V2P布尔表达式，将V2P布尔表达式变形，利用变形后的布尔表达式转换为普通Petri网；本发明提供了VHDL程序的建模方法，是FPGA硬件描述语言VHDL的仿真和验证的有力工具。

公开(公告)号：CN103616885B

公开(公告)日：2016-05-18

申请号：CN201310589522.5

申请日：2013-11-20

Applicant: 华侨大学

Inventor： 罗继亮 ,  叶丹丹 ,  邵辉

IPC: G05B23/02

Abstract: 本发明一种基于Petri网的PLC在线故障诊断方法，针对PLC传感器和执行结构中出现的故障问题，首先，建立PLC对象的规范普通Petri网模型；其次，提出该普通Petri网模型的严格最小库所不变量和特征库所不变量集合，从而借助特征库所不变量集合描述普通Petri网模型的结构信息；再次，基于特征库所不变量集合，提出任意当前标识的故障函数，利用故障诊断函数完成故障识别和定位。由于本发明采用了系统结构信息，无需遍历系统状态空间，降低了计算的复杂性，能够满足实时性的要求，利于工程应用。

公开(公告)号：CN103093046A

公开(公告)日：2013-05-08

申请号：CN201310010846.9

申请日：2013-01-11

Applicant: 华侨大学

Inventor： 叶丹丹 ,  罗继亮

IPC: G06F17/50

Abstract: 本发明一种将FPGA硬件描述语言VHDL转换为普通Petri网的方法，针对编译好的VHDL程序，得到输入输出之间的逻辑关系，将输入输出之间的逻辑关系式化简为V2P布尔表达式，将V2P布尔表达式变形，利用变形后的布尔表达式转换为普通Petri网；本发明提供了VHDL程序的建模方法，是FPGA硬件描述语言VHDL的仿真和验证的有力工具。

公开(公告)号：CN103616885A

公开(公告)日：2014-03-05

申请号：CN201310589522.5

申请日：2013-11-20

Applicant: 华侨大学

Inventor： 罗继亮 ,  叶丹丹 ,  邵辉

IPC: G05B23/02

Abstract: 本发明一种基于Petri网的PLC在线故障诊断方法，针对PLC传感器和执行结构中出现的故障问题，首先，建立PLC对象的规范普通Petri网模型；其次，提出该普通Petri网模型的严格最小库所不变量和特征库所不变量集合，从而借助特征库所不变量集合描述普通Petri网模型的结构信息；再次，基于特征库所不变量集合，提出任意当前标识的故障函数，利用故障诊断函数完成故障识别和定位。由于本发明采用了系统结构信息，无需遍历系统状态空间，降低了计算的复杂性，能够满足实时性的要求，利于工程应用。