公开(公告)号：CN111224680B

公开(公告)日：2022-02-22

申请号：CN201911196785.3

申请日：2019-11-29

申请人： 北京航空航天大学

发明人： 刘荣科 ,  董心洁

IPC分类号： H03M13/25

摘要： 本发明公开一种低延时高可靠的极化码快速译码方法和译码器；步骤1、根据极化码信息位、冻结位分布，对满足条件节点视为Rate‑1节点；步骤2、按传统SC译码蝶形图f、g节点计算顺序，逐层更新对数似然比信息；步骤3、对于长度为的码组，f、g节点计算到mi层，判断该码组类型，若为Rate‑1节点，进行步骤4；否则进行步骤5；步骤4、选择节点内相对不可靠位置的比特进行路径扩展；步骤5、对码组内所有信息位进行路径扩展；步骤6、路径度量值从小到大排序，选择路径度量值最小的L个对应路径保留；步骤7、更新部分和计算；步骤8、返回步骤2，直到所有比特译码完成。本发明降低了译码时延，提出了低逻辑资源消耗的硬件平台。

公开(公告)号：CN111224680A

公开(公告)日：2020-06-02

申请号：CN201911196785.3

申请日：2019-11-29

申请人： 北京航空航天大学

发明人： 刘荣科 ,  董心洁

IPC分类号： H03M13/25

摘要： 本发明公开一种低延时高可靠的极化码快速译码方法和译码器；步骤1、根据极化码信息位、冻结位分布，对满足条件节点视为Rate-1节点；步骤2、按传统SC译码蝶形图f、g节点计算顺序，逐层更新对数似然比信息；步骤3、对于长度为 的码组，f、g节点计算到mi层，判断该码组类型，若为Rate-1节点，进行步骤4；否则进行步骤5；步骤4、选择节点内相对不可靠位置的比特进行路径扩展；步骤5、对码组内所有信息位进行路径扩展；步骤6、路径度量值从小到大排序，选择路径度量值最小的L个对应路径保留；步骤7、更新部分和计算；步骤8、返回步骤2，直到所有比特译码完成。本发明降低了译码时延，提出了低逻辑资源消耗的硬件平台。