-
公开(公告)号：CN116419578A
公开(公告)日：2023-07-11
申请号：CN202310687808.0
申请日：2023-06-12
Applicant: 北京大学
IPC: H10B63/00
Abstract: 本发明公开了一种基于局部单晶相的降低初始化电压的阻变存储器及其制备方法。所述阻变存储器包括依次层叠的底部金属布线层、底电极、阻变介质层、顶电极和顶部金属布线层，在阻变介质层中引入局部单晶相，通过局部单晶相促进导电细丝的生长，显著降低器件的初始化操作电压，同时通过局部单晶相可以限制初始化中导电细丝生成和断裂的位置，降低后续操作的随机性。该阻变存储器的制备方法与传统CMOS工艺相兼容，可以直接用在后端集成工艺中，进行大规模生产；而且，通过降低器件的初始化电压，可以帮助器件与更加先进制程的CMOS进行集成，进一步降低存储单元的密度。
-
公开(公告)号：CN108470746B
公开(公告)日：2020-06-02
申请号：CN201810203271.5
申请日：2018-03-13
Applicant: 北京大学
Abstract: 本发明公布了一种通过电学信号消除电阻失配的忆阻系统及校准电路。所述忆阻系统中，忆阻器件与一个电阻并联后两端再分别串联一个电阻，忆阻器件可以作为后期附加层堆叠在集成电路芯片之上，通过校准电路根据输入的电学信号改变忆阻系统的阻值。本发明利用忆阻系统的电学可编程性，只需电学信号即可调阻，可以在芯片封装完成后进行电阻值修正，并且可以在芯片使用过程中根据需求多次调阻，解决了集成电路芯片加工完成后工艺误差引起的电阻失配问题。
-
公开(公告)号：CN107039586B
公开(公告)日：2019-04-02
申请号：CN201710174064.7
申请日：2017-03-22
Applicant: 北京大学
Abstract: 本发明公开了一种支持非易失“与非”逻辑的三端忆阻器及实现方法。本发明采用底电极、阻变层和顶电极形成MIM纳米堆垛结构，再覆盖绝缘调制层，在绝缘调制层上形成调制电极；只有在调制电极和顶电极同时施加高电压时，两个叠加电场共同作用，阻变层中的离子发生输运，形成局域的导电通道，导致电阻降低，由高阻态转变为低阻态，逻辑运算的结果通过电阻状态以非易失的形式存储在三端忆阻器当中，从而实现非易失“与非”逻辑功能；本发明中的非易失“与非”逻辑门实现仅需单个三端忆阻器，有利于提高非易失电路集成密度，降低逻辑级联的复杂度，并有利于降低电路的功耗。此外，本发明涉及的三端忆阻器制备工艺与传统CMOS工艺相兼容。
-
公开(公告)号：CN109388853A
公开(公告)日：2019-02-26
申请号：CN201811045864.X
申请日：2018-09-07
Applicant: 北京大学
IPC: G06F17/50
Abstract: 本发明公开了一种单双极混合高效忆阻逻辑电路及其控制方法。本发明通过构建混合忆阻逻辑单元，能够在同一单元实现多种布尔逻辑功能，且每一种布尔逻辑仅需一步逻辑操作即可完成；通过扩展混合忆阻逻辑单元进一步构建单极性器件包围双极性器件构成的混合忆阻逻辑阵列，从而实现更加复杂的逻辑功能，根据实际情况同时在多行或多列之间实现并行运算，操作更加灵活、高效；另外，只需一步初始化操作就可以在同一阵列当中实现多种不同逻辑功能的转换，具备很高的逻辑功能可重构性；只需要选取不同的顶电极材料分别构建单极性忆阻阵列和双极性忆阻阵列即可；本发明实现非易失逻辑具有较大的优势，因此可以作为实现高效可重构非易失逻辑的通用方法。
-
公开(公告)号：CN107039586A
公开(公告)日：2017-08-11
申请号：CN201710174064.7
申请日：2017-03-22
Applicant: 北京大学
CPC classification number: H01L45/08 , G11C13/0002
Abstract: 本发明公开了一种支持非易失“与非”逻辑的三端忆阻器及实现方法。本发明采用底电极、阻变层和顶电极形成MIM纳米堆垛结构，再覆盖绝缘调制层，在绝缘调制层上形成调制电极；只有在调制电极和顶电极同时施加高电压时，两个叠加电场共同作用，阻变层中的离子发生输运，形成局域的导电通道，导致电阻降低，由高阻态转变为低阻态，逻辑运算的结果通过电阻状态以非易失的形式存储在三端忆阻器当中，从而实现非易失“与非”逻辑功能；本发明中的非易失“与非”逻辑门实现仅需单个三端忆阻器，有利于提高非易失电路集成密度，降低逻辑级联的复杂度，并有利于降低电路的功耗。此外，本发明涉及的三端忆阻器制备工艺与传统CMOS工艺相兼容。
-
Patent Agency Ranking
公开(公告)号：CN118748033A
公开(公告)日：2024-10-08
申请号：CN202410743692.2
申请日：2024-06-11
Applicant: 北京大学
Abstract: 本发明公开了一种基于电化学随机存取存储器的全并行向量外积计算操作方法，包括构建以电化学随机存取存储器及其栅极选通晶体管为基本单元的存储器阵列，以及相应的随机脉冲更新方法。其中，电化学随机存取存储器的电导变化与刺激脉冲数目成高度线性关系，在不施加刺激脉冲的时候，器件沟道电导保持不变，呈现非易失特性。通过随机脉冲编程，可以原位进行器件的电导更新和在线训练，并行完成向量外积计算，并将计算结果存储在器件的电导中，进行后续的网络存内计算加速，避免了额外的数据搬运，有效降低了操作复杂度和器件编程延迟。除此之外，该方案可以扩展到和赫布学习规则相关的网络训练范式中，加速相关算法的训练过程。
-
公开(公告)号：CN116456727A
公开(公告)日：2023-07-18
申请号：CN202310699956.4
申请日：2023-06-14
Applicant: 北京大学
IPC: H10B63/00
Abstract: 本发明公开了一种能够保持循环间开关比的阻变存储器及其制备方法。该阻变存储器包括衬底及其上的底电极‑阻变层‑储氧层‑离子阻挡层‑顶电极叠层结构，其中离子阻挡层的厚度为1~5 nm，成分为MOn，M为特定金属元素，选自Ta、Hf、Al、Ti、Zr、W，1≤n≤3。通过在器件储氧层和顶电极之间引入一层离子阻挡层，器件循环操作过程中的氧离子在储氧层和顶电极之间的扩散会被阻断，从而保证了功能层中的氧离子在不同极性电压下发生可逆的迁移，进而可以使得器件在循环操作下的开关比得以保持。同时，该阻变存储器具有低操作电压及制备工艺与传统CMOS工艺相兼容的优点，便于推广应用。
-
公开(公告)号：CN116096223B
公开(公告)日：2023-06-13
申请号：CN202310379304.2
申请日：2023-04-11
Applicant: 北京大学 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 本发明公开了一种低操作电压高一致性忆阻器及其制备方法。所述忆阻器是在上下层电极之间设有掺氮缺陷层和功能层，所述掺氮缺陷层成分为MOxNy，其中M选自下列过渡金属元素中的一种或多种：Ta，Hf，Zn，Ni，Ti，W；1≤x≤2.5，0.01≤y≤0.5。本发明采用氧含量比例较高同时轻微掺杂氮的掺氮缺陷层，通过调整功能层材料厚度及合理控制其成分可以实现不同阻值和操作电压，最终实现了具有低操作电压的忆阻器件。本发明忆阻器的低操作电压特性和制备工艺与传统CMOS工艺相兼容的优点，对于存内计算硬件的最终实现有着重要的意义。
-
公开(公告)号：CN109388853B
公开(公告)日：2023-03-24
申请号：CN201811045864.X
申请日：2018-09-07
Applicant: 北京大学
IPC: G06F30/30
Abstract: 本发明公开了一种单双极混合高效忆阻逻辑电路及其控制方法。本发明通过构建混合忆阻逻辑单元，能够在同一单元实现多种布尔逻辑功能，且每一种布尔逻辑仅需一步逻辑操作即可完成；通过扩展混合忆阻逻辑单元进一步构建单极性器件包围双极性器件构成的混合忆阻逻辑阵列，从而实现更加复杂的逻辑功能，根据实际情况同时在多行或多列之间实现并行运算，操作更加灵活、高效；另外，只需一步初始化操作就可以在同一阵列当中实现多种不同逻辑功能的转换，具备很高的逻辑功能可重构性；只需要选取不同的顶电极材料分别构建单极性忆阻阵列和双极性忆阻阵列即可；本发明实现非易失逻辑具有较大的优势，因此可以作为实现高效可重构非易失逻辑的通用方法。
-
公开(公告)号：CN114665013A
公开(公告)日：2022-06-24
申请号：CN202210286847.5
申请日：2022-03-23
Applicant: 北京大学 , 北方集成电路技术创新中心(北京)有限公司
IPC: H01L45/00
Abstract: 本发明公开了一种具有环形侧壁的高一致性忆阻器及其制备方法。所述忆阻器包括衬底和位于衬底上的电极‑阻变层‑储氧层‑电极结构，其特征在于，所述储氧层带有环形侧壁，环形侧壁的材料相较于储氧层具有更高的电阻率。本发明通过常规CMOS工艺在功能层中形成环形侧壁，环形侧壁的存在能够在侧壁处阻断储氧层和周围氧化层之间的离子交换，从而提高储氧层氧空位浓度的一致性，进而改善器件的一致性。通过调整淀积的功能层材料厚度及合理控制环形侧壁的成分和宽度可以实现不同程度的改善效果，最终实现具有高一致性的忆阻器件。同时，本发明的器件具有低操作电压及制备工艺与传统CMOS工艺相兼容的优点，对于神经网络计算硬件的最终实现有着重要的意义。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.024 seconds)
