公开(公告)号：CN119892051A

公开(公告)日：2025-04-25

申请号：CN202311392054.2

申请日：2023-10-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 高小平 ,  任洁 ,  李楒琪 ,  高茜

IPC: H03K19/0175 ,  H03K19/094 ,  H03K19/0948 ,  H03K19/195

Abstract: 本发明提供一种新型CMOS/SFQ接口电路，包括互感接口模块和超导合路器；所述互感接口模块的输入端连接输入电流，用于将所述输入电流耦合至互感接口电路中产生耦合电流，所述输入电流为直流方波；所述耦合电流随着直流方波在上升沿的电流值增大到满足第一条件时，所述互感接口模块的第一输出端输出第一SFQ信号，所述耦合电流随着直流方波在下降沿的电流值增大到满足第二条件时，所述互感接口模块的第二输出端输出第二SFQ信号；所述超导合路器的第一输入端连接所述互感接口模块的第一输出端，所述超导合路器的第二输入端连接所述互感接口模块的第二输出端，所述超导合路器将所述第一SFQ信号或所述第二SFQ信号输出。本发明能够提高SFQ的工作频率。

公开(公告)号：CN114944839B

公开(公告)日：2024-08-20

申请号：CN202210418870.5

申请日：2022-04-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 高小平 ,  任洁 ,  高茜 ,  王镇

IPC: H03K19/195 ,  G06N10/40

Abstract: 本发明提供一种接口电路，包括：第一约瑟夫森结，第一端连接第一电感的第一端和第二电感的第一端并接入第一偏置电流，第二端接地；第一电感的第二端接入超导时钟信号；第二电感的第二端连接第二约瑟夫森结的第一端；第二约瑟夫森结的第二端连接第三约瑟夫森结的第一端、第三电感的第一端及第四电感的第一端；第三约瑟夫森结的第二端接地；第三电感的第二端接入CMOS数据信号；第四电感的第二端连接第五电感的第一端并接入第二偏置电流；第五电感的第二端产生超导输出信号。通过本发明的接口电路，突破了传统设计，提供一种新的非归零CMOS‑RSFQ接口电路。

公开(公告)号：CN116413586A

公开(公告)日：2023-07-11

申请号：CN202111670510.6

申请日：2021-12-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 高小平 ,  任洁 ,  刘彬汉 ,  高茜 ,  王镇

IPC: G01R31/317

Abstract: 本发明提供一种延时测试电路，至少包括环振电路延时测试模块，该模块包括汇流器单元、分路器单元、第一接口单元、N个待测单元及M个第一分频器单元；N个待测单元级联，第一个待测单元的输入端连接汇流器单元的输出端，最后一个待测单元的输出端连接分路器单元的输入端；M个第一分频器单元级联，第一个第一分频器单元的输入端连接分路器单元的一路输出端，最后一个第一分频器单元的输出端连接第一接口单元的输入端；汇流器单元的第一输入端接入第一激励信号，第二输入端连接分路器单元的二路输出端；第一接口单元的输出端产生第一数字电压信号。通过本发明提供的延时测试电路，解决了现有方案无法对超过2个结的传输线进行有效延时测试的问题。

公开(公告)号：CN114944839A

公开(公告)日：2022-08-26

申请号：CN202210418870.5

申请日：2022-04-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 高小平 ,  任洁 ,  高茜 ,  王镇

IPC: H03K19/195 ,  G06N10/40

Abstract: 本发明提供一种接口电路，包括：第一约瑟夫森结，第一端连接第一电感的第一端和第二电感的第一端并接入第一偏置电流，第二端接地；第一电感的第二端接入超导时钟信号；第二电感的第二端连接第二约瑟夫森结的第一端；第二约瑟夫森结的第二端连接第三约瑟夫森结的第一端、第三电感的第一端及第四电感的第一端；第三约瑟夫森结的第二端接地；第三电感的第二端接入CMOS数据信号；第四电感的第二端连接第五电感的第一端并接入第二偏置电流；第五电感的第二端产生超导输出信号。通过本发明的接口电路，突破了传统设计，提供一种新的非归零CMOS‑RSFQ接口电路。