-
公开(公告)号：CN115840556A
公开(公告)日：2023-03-24
申请号：CN202211270521.X
申请日：2022-10-18
Applicant: 东南大学
Abstract: 本发明公开一种基于6位近似全加器的2组有符号张量计算电路结构，涉及神经网络硬件加速领域，包含6位近似全加器模块，基于6位近似全加器的有符号8*8近似乘法器电路结构和基于6位近似全加器的2组有符号张量计算电路结构。由于神经网络加速器可以牺牲掉数据的一部分精确度，换取电路结构上延迟，面积和功耗的优化。本发明所提出的6位近似全加器模块忽略部分进位，从而减小电路面积和降低电路功耗，本发明利用6位近似全加器模块对有符号8*8乘法器计算过程和2组有符号张量计算过程进行了优化，在某些位置引入了近似计算，在损失了部分精确性的同时，换取了电路结构上面积和功耗的改进。
Search Results
1
records
(took 0.024 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
