公开(公告)号：CN113313252B

公开(公告)日：2022-10-25

申请号：CN202110562786.6

申请日：2021-05-24

Applicant: 东南大学

Inventor： 陆生礼 ,  张广明 ,  张娟 ,  庞伟

IPC: G06N3/08 ,  G06N3/04 ,  G06F7/50

Abstract: 本发明公开了一种基于脉动阵列的深度可分离卷积实现方法，采用M行N列个处理单元(Processing Element，PE单元)构成脉动阵列结构：在水平方向上，相邻的PE单元之间相互连接，左侧的PE单元可以将数据传递给右侧的PE单元；在垂直方向上，每个PE单元有各自的数据输入端口和数据输出端口。数据预取模块为计算阵列提供特征图数据和权重参数。加法树对每一列PE单元并行输出的部分和数据进行累加。每个PE单元内部主要由寄存器、数据选择器、加法器和乘法器构成。本发明采用上述结构的脉动阵列并配合数据预取模块和加法树，可以实现不同的数据流和数据重用方式，从而实现对标准卷积、点卷积和深度卷积的加速计算。

公开(公告)号：CN113313252A

公开(公告)日：2021-08-27

申请号：CN202110562786.6

申请日：2021-05-24

Applicant: 东南大学

Inventor： 陆生礼 ,  张广明 ,  张娟 ,  庞伟

IPC: G06N3/08 ,  G06N3/04 ,  G06F7/50

Abstract: 本发明公开了一种基于脉动阵列的深度可分离卷积实现方法，采用M行N列个处理单元(Processing Element，PE单元)构成脉动阵列结构：在水平方向上，相邻的PE单元之间相互连接，左侧的PE单元可以将数据传递给右侧的PE单元；在垂直方向上，每个PE单元有各自的数据输入端口和数据输出端口。数据预取模块为计算阵列提供特征图数据和权重参数。加法树对每一列PE单元并行输出的部分和数据进行累加。每个PE单元内部主要由寄存器、数据选择器、加法器和乘法器构成。本发明采用上述结构的脉动阵列并配合数据预取模块和加法树，可以实现不同的数据流和数据重用方式，从而实现对标准卷积、点卷积和深度卷积的加速计算。