公开(公告)号：CN111324479A

公开(公告)日：2020-06-23

申请号：CN201911143197.3

申请日：2019-11-20

Applicant: 三星电子株式会社

Inventor： 秦冕 ,  李周桓 ,  瑞克哈·皮茲马尼 ,  奇亮奭

IPC: G06F11/07

Abstract: 本发明公开一种用于错误修正代码的加速的装置及系统。所述装置可包括主机接口电路，所述主机接口电路被配置以从主机处理器件接收分担指令，其中分担指令指示所述装置计算与多个数据元相关联的错误修正代码。所述装置可包括存储接口电路，所述存储接口电路被配置以接收所述多个数据元。所述装置可包括多个存储缓冲器电路，所述多个存储缓冲器电路被配置以临时存储所述多个数据元。所述装置可包括多个错误代码计算电路，所述多个错误代码计算电路被配置以至少部分地计算错误修正代码而不由主机处理器件进行额外处理。

公开(公告)号：CN111324479B

公开(公告)日：2022-08-09

申请号：CN201911143197.3

申请日：2019-11-20

Applicant: 三星电子株式会社

Inventor： 秦冕 ,  李周桓 ,  瑞克哈·皮茲马尼 ,  奇亮奭

IPC: G06F11/07

Abstract: 本发明公开一种用于错误修正代码的加速的装置及系统。所述装置可包括主机接口电路，所述主机接口电路被配置以从主机处理器件接收分担指令，其中分担指令指示所述装置计算与多个数据元相关联的错误修正代码。所述装置可包括存储接口电路，所述存储接口电路被配置以接收所述多个数据元。所述装置可包括多个存储缓冲器电路，所述多个存储缓冲器电路被配置以临时存储所述多个数据元。所述装置可包括多个错误代码计算电路，所述多个错误代码计算电路被配置以至少部分地计算错误修正代码而不由主机处理器件进行额外处理。