-
公开(公告)号:CN115241202A
公开(公告)日:2022-10-25
申请号:CN202210001688.X
申请日:2022-01-04
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 在制造半导体器件的方法中,在衬底上交替地并重复地形成第一绝缘层和第一牺牲层以形成模制层。在所述模制层上形成包括顺序地堆叠的蚀刻停止层和第二牺牲层的牺牲层结构。在所述牺牲层结构上形成硬掩模之后,通过使用所述硬掩模作为蚀刻掩模的干蚀刻工艺蚀刻所述牺牲层结构和所述模制层,以形成暴露所述衬底的上表面的沟道孔并且在所述第二牺牲层的与所述沟道孔相邻的侧壁上形成凹陷。在所述沟道孔中形成存储沟道结构。将所述第一牺牲层替换为栅电极。