-
公开(公告)号：CN116110336A
公开(公告)日：2023-05-12
申请号：CN202211410902.3
申请日：2022-11-11
Applicant: 三星电子株式会社
IPC: G09G3/3208 , G09G3/00 , G09G3/20
Abstract: 提供了一种显示驱动电路。显示驱动电路包括：时钟数据恢复电路，被配置为接收数据信号并生成时钟信号和第一输出数据信号；眼裕度测试电路，被配置为基于垂直测量电压通过使用时钟信号对数据信号进行采样并生成第二输出数据信号；以及误比特率检查电路，被配置为基于第一输出数据信号和第二输出数据信号测量数据信号的误比特率，其中，所述时钟数据恢复电路包括抖动生成器，所述抖动生成器被配置为生成时钟信号的抖动，使得抖动幅度根据水平控制信号而变化。
-
公开(公告)号：CN111211883A
公开(公告)日：2020-05-29
申请号：CN201910851832.7
申请日：2019-09-10
Applicant: 三星电子株式会社
Abstract: 一种电子电路包括：时钟恢复电路，其基于第一接收数据生成第一参考时钟信号并且基于在第一接收数据之后接收的第二接收数据生成第二参考时钟信号；采样时钟生成器，其生成采样时钟信号，采样时钟信号具有基于第一参考时钟信号与第二参考时钟信号之间的相位差的相位；以及采样器，其基于所生成的采样时钟信号恢复第二接收数据。
-
公开(公告)号：CN114079600A
公开(公告)日：2022-02-22
申请号：CN202110946583.7
申请日：2021-08-18
Applicant: 三星电子株式会社
Abstract: 一种接收器电路，包括：均衡器，其被配置为通过基于均衡系数对通过通信信道传送的输入数据信号进行均衡来生成均衡信号；时钟数据恢复电路，其被配置为基于均衡信号生成数据时钟信号和边缘时钟信号，通过与数据时钟信号同步地对均衡信号进行采样来生成包括多个数据比特的数据采样信号，并且通过与边缘时钟信号同步地对均衡信号进行采样来生成包括多个边缘比特的边缘采样信号；以及均衡控制电路，其被配置为通过比较多个数据比特和多个边缘比特来控制均衡系数。
-
-
Patent Agency Ranking
公开(公告)号：CN118314818A
公开(公告)日：2024-07-09
申请号：CN202410357517.X
申请日：2018-12-17
Applicant: 三星电子株式会社
IPC: G09G3/20 , G09G3/3275 , G09G3/36 , G09G5/00
Abstract: 公开了一种数据线驱动电路、显示器驱动电路以及驱动显示器的方法。数据线驱动电路被配置为通过第一通道从控制器接收数据，数据线驱动电路包括：控制电路，被配置为检测帧数据时段之间的垂直空白时段，并且响应于第一训练触发事件和垂直空白时段向控制器发送针对第一通道的第一训练请求；和同步电路，被配置为响应于第一训练请求，生成与在垂直空白时段期间通过第一通道接收的训练模式同步的恢复时钟信号。
-
-
公开(公告)号：CN115396267A
公开(公告)日：2022-11-25
申请号：CN202210176385.1
申请日：2022-02-25
Applicant: 三星电子株式会社
Abstract: 提供了一种实时补偿电压偏移的接收器及其操作方法。所述接收器的操作方法包括：基于多个第一码之一设置均衡器的系数；基于多个第二码之一设置放大器的系数；通过基于所述均衡器的系数和所述放大器的系数驱动所述均衡器和所述放大器，来执行偏移校准；存储与所述均衡器和所述放大器被驱动时生成的电压偏移对应的偏移码；判定所述偏移校准是否完成；响应于判定出所述偏移校准完成，执行从输入信号获取接收数据的正常操作；以及在所述正常操作中，基于所述偏移码去除所述电压偏移。
-
公开(公告)号：CN111211883B
公开(公告)日：2022-08-12
申请号：CN201910851832.7
申请日：2019-09-10
Applicant: 三星电子株式会社
Abstract: 一种电子电路包括：时钟恢复电路，其基于第一接收数据生成第一参考时钟信号并且基于在第一接收数据之后接收的第二接收数据生成第二参考时钟信号；采样时钟生成器，其生成采样时钟信号，采样时钟信号具有基于第一参考时钟信号与第二参考时钟信号之间的相位差的相位；以及采样器，其基于所生成的采样时钟信号恢复第二接收数据。
-
公开(公告)号：CN104036753A
公开(公告)日：2014-09-10
申请号：CN201410078629.8
申请日：2014-03-05
Applicant: 三星电子株式会社
CPC classification number: G09G5/008 , G09G3/20 , G09G2310/027 , G09G2310/08 , G09G2330/021 , G09G2340/02 , G09G2370/08 , G09G2370/10
Abstract: 本发明公开了一种源极驱动器集成电路(IC)，其包括：逻辑电路，其配置为接收包括数据、指示压缩或未压缩数据的压缩码和时钟信号的传输数据包，解译压缩码，并且基于解译结果产生睡眠模式使能信号；以及时钟信号恢复电路，其配置为响应于睡眠模式使能信号启动压控延迟线和电压控制器振荡器之一。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.024 seconds)
