公开(公告)号：CN111326430B

公开(公告)日：2025-04-15

申请号：CN201911051504.5

申请日：2019-10-30

Applicant: 三星电子株式会社

Inventor： 柳世镇 ,  朱洪燮 ,  韩元吉

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/60

Abstract: 在一种制造半导体封装的方法中，在封装基板上布置第一半导体器件。在从封装基板的上表面暴露的至少一个接地基板焊盘上形成静电放电结构。在封装基板上叠置与第一半导体器件间隔开的多个第二半导体器件，静电放电结构介于第一半导体器件和该多个第二半导体器件之间。在封装基板上形成模制构件以覆盖第一半导体器件和该多个第二半导体器件。

公开(公告)号：CN111326430A

公开(公告)日：2020-06-23

申请号：CN201911051504.5

申请日：2019-10-30

Applicant: 三星电子株式会社

Inventor： 柳世镇 ,  朱洪燮 ,  韩元吉

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/60

Abstract: 在一种制造半导体封装的方法中，在封装基板上布置第一半导体器件。在从封装基板的上表面暴露的至少一个接地基板焊盘上形成静电放电结构。在封装基板上叠置与第一半导体器件间隔开的多个第二半导体器件，静电放电结构介于第一半导体器件和该多个第二半导体器件之间。在封装基板上形成模制构件以覆盖第一半导体器件和该多个第二半导体器件。