发明授权
- 专利标题: 具有多级的定时恢复电路
- 专利标题(英): Timing recovery circuit with multiple stages
-
申请号: CN200610056852.8申请日: 2006-03-09
-
公开(公告)号: CN1842070B公开(公告)日: 2010-04-14
- 发明人: 金指和幸
- 申请人: 富士通微电子株式会社
- 申请人地址: 日本东京都
- 专利权人: 富士通微电子株式会社
- 当前专利权人: 株式会社索思未来
- 当前专利权人地址: 日本东京都
- 代理机构: 北京东方亿思知识产权代理有限责任公司
- 代理商 赵淑萍
- 优先权: 2005-093004 2005.03.28 JP
- 主分类号: H04L25/40
- IPC分类号: H04L25/40 ; H04L7/02 ; H03L7/081 ; H03L7/099
摘要:
一种定时恢复电路,包括:第一振荡电路,其被配置用来产生第一定时信号;第二振荡电路,其被配置用来产生第二定时信号;第一抽取电路,其耦合到第一时钟信号的供应节点和第一振荡电路,以产生通过响应于第一定时信号抽取第一时钟信号的脉冲而获得的第二时钟信号;以及第二抽取电路,其耦合到第一抽取电路和第二振荡电路,以产生通过响应于第二定时信号抽取第二时钟信号的脉冲而获得的第三时钟信号,其中第一定时信号和第二定时信号中的一个具有固定周期,而另外一个具有响应于反馈控制的周期。
公开/授权文献
- CN1842070A 具有多级的定时恢复电路 公开/授权日:2006-10-04