本发明公开了一种高速同步SAR ADC开关电路，属于集成电路技术领域；本发明中包括粗逐次逼近、细逐次逼近以及时钟产生电路构成；其中粗逐次逼近包括CDAC，CCMP和CSAR_LOG；CDAC由M位的开关电容阵列组成，采用下级板采样的采样方式并且使用分裂电容的方式将每位电容拆分成2个半个电容；本发明通过粗逐次逼近和细逐次逼近结合弱上拉弱下拉开关，冗余位电容以及相应的时序控制，能够缓解高精度高速同步SAR ADC由于Vrefp，Vrefn经由封装到寄生电感而需求的片内去耦电容，从而起到减小芯片面积以及提高SAR ADC到采样速度。