本申请涉及集成电路设计技术领域，公开了一种共享硬件运算单元的局部缓存方法。硬件运算单元连接有至少一个输入寄存器和至少一个输出寄存器，每个输入寄存器连接有至少一级缓冲，所述方法包括：在中央处理器对所述至少一个输入寄存器的写入过程中，如果所述硬件运算单元收到中断指令，每个输入寄存器将存储其中的值写入对应的第一级缓冲；所述中央处理器在所述至少一个输入寄存器中写入新的值，所述硬件运算单元对新的值执行运算；所述硬件运算单元检测到所述中央处理器对特定的输出寄存器的读指令后，每个第一级缓冲将存储其中的值返回到对应的输入寄存器。本申请通过在硬件运算单元内部增加缓存的方法来允许多个软件线程随机访问。