本发明公开了基于FPGA的ADC采样自适应调节信号延时系统，涉及ADC采样自适应调节技术领域，包括ADC和FPGA，所述ADC用于将多路模拟信号转换为多路高速差分信号输出到FPGA，所述FPGA将高速差分信号转换为单端信号，所述FPGA将单端信号由串行信号转换为并行信号，将并行信号通过通道数据输出，所述FPGA对通道数据输出的并行信号进行信号毛刺分析、计算延时值，FPGA根据延时值对单端信号进行延时处理；通过自适应的调节多路恢复数据延时来提高ADC数据恢复系统的硬件板卡通用性、恢复数据的可靠性和有效性，降低产品的调试时间成本和产品人力维护成本。