本申请提供了一种串并转换电路、方法及串行解串器，所述串并转换电路包括：时钟模块，用于根据第一控制信号对输入时钟信号进行分频处理，以输出至少三个分频时钟信号；数据转换模块，包括至少三个串联连接的数据转换单元，数据转换单元用于根据第一控制信号和分频时钟信号对输入数据进行串并转换，以得到输出数据；至少三个数据转换单元的输出数据具有不同的有效位宽；输出选择模块，用于根据第二控制信号选择至少三个数据转换单元的输出数据中的一个作为目标输出数据输出。在本申请提供的串并转换电路可以实现多种不同有效位宽的输出数据的输出，灵活性高，同时也方便后续数字电路的规划和设计，达到尽可能的节省资源，降低功耗。