本发明公开了一种高能效高速并行LDPC编码方法及编码器，所述编码方法包括：将输入的串行或并行信息序列，按照准循环LDPC码循环移位子矩阵大小分为多段，并转换为全并行数据模式；对分段信息序列进行循环移位；根据循环移位子矩阵第一列中非零元素的位置，选择相应位置的信息比特；将多段选择后的信息比特进行合并；采用流水线处理方式将合并后的信息比特进行模二累加，得到相应的校验比特；将串行校验比特转换为全并行数据模式；输出编码结果。本发明根据生成矩阵中非零元素位置，对信息序列先进行比特选择，然后再进行编码计算，能够有效避免无效信息比特的运算，减少编码计算所需的运算数，从而显著降低编码器的整体硬件资源消耗。