本发明揭示了一种可实现eDP编码/解码/编解码的FPGA系统，所述系统包括编码组件及解码组件；所述编码组件包括热插拔检测模块、数据编码模块、数据对齐模块、链路训练模块、并转串模块及数据封包模块；所述解码组件包括数据接收模块、数据解码模块、时钟恢复模块、通道对齐模块、链路训练模块、寄存器存储模块、串并转换模块及数据同步模块。本发明提出的可实现eDP编码/解码/编解码的FPGA系统，可直接降低控制板成本，降低故障率，提高灵活度。