一种正逻辑FET开关堆叠，该正逻辑FET开关堆叠不需要负偏置电压，表现出高隔离和低插入/失配损耗，并且可以承受高RF电压。实施方式包括FET堆叠，该FET堆叠包括串联耦接的正逻辑FET(即，不需要负电压供应来关断的FET)，该串联耦接的正逻辑FET在至少一端由在其VGS为零伏时关断的类型的“端盖”FET串联耦接。一个或更多个端盖FET提供可选的电容性DC阻断功能或电阻性信号路径。实施方式包括仅零VGS类型的FET堆叠，或正逻辑和零VGS类型的FET与零VGS类型的端盖FET的混合。一些实施方式通过包括FET栅极电阻器、漏极‑源极电阻器、体电荷控制电阻器的串联耦接或并联耦接的电阻器梯与一个或更多个AC耦接模块的组合，来承受高RF电压。