发明公开
- 专利标题: 一种基于数字锁相环的全数字低电平系统
- 专利标题(英): All-digital low-level system based on digital phase-locked loop
-
申请号: CN201910828189.6申请日: 2019-09-03
-
公开(公告)号: CN110545102A公开(公告)日: 2019-12-06
- 发明人: 付晓亮 , 殷治国 , 纪彬 , 魏俊逸 , 张天爵
- 申请人: 中国原子能科学研究院
- 申请人地址: 北京市房山区新镇北坊
- 专利权人: 中国原子能科学研究院
- 当前专利权人: 中国原子能科学研究院
- 当前专利权人地址: 北京市房山区新镇北坊
- 代理机构: 北京维正专利代理有限公司
- 代理商 卓凡
- 主分类号: H03L7/087
- IPC分类号: H03L7/087 ; H03L7/091 ; H03L7/093 ; H03M1/12 ; H03M1/66
摘要:
本发明公开了一种基于数字锁相环的全数字低电平系统,该全数字低电平系统整体上为一个闭环回路,用于控制高频信号的幅度相位信息;该闭环回路从加速器腔体两端拆开由三条并联的主体幅相控制分支组成;该三条并联的主体幅相控制分支共用一个输入端ADC和一个输出端DAC;该ADC输入端从加速器腔体取样数据、该DAC将数字信号转换为模拟信号后输出给功率放大器,经过功率放大器馈入到加速器腔体,ADC再从加速器腔体取样,从而形成闭环回路;该闭环回路还连接有一个将整个系统所有信号的相位锁定到外部参考信号源上的数字锁相环,本发明解决了锁定多个信号的相位到同一个信号源的问题,减少了系统接口,降低了系统复杂度,提高了系统可靠性。
公开/授权文献
- CN110545102B 一种基于数字锁相环的全数字低电平系统 公开/授权日:2021-03-26
IPC分类: