一种基于FPGA的数字延迟方法及装置
摘要:
本发明公开一种基于FPGA的数字延迟方法及装置,方法包括存储相控阵雷达中频信号中每个脉冲的有效数据;并针对每个脉冲,在脉冲的接收时长达到该脉冲对应的最大延时值时,输出该脉冲的有效数据。由于只存储了雷达中频信号中的有效数据,从而减小了存储空间,并且可以针对各个脉冲实现最大延时值的灵活配置,适应了每个脉冲的延时变化。
公开/授权文献
0/0