- 专利标题: 包括附加迹线的半导体功率器件及制造半导体功率器件的方法
- 专利标题(英): A semiconductor power device comprising additional tracks and method of manufacturing the semiconductor power device
-
申请号: CN201580083426.0申请日: 2015-09-30
-
公开(公告)号: CN108028242A公开(公告)日: 2018-05-11
- 发明人: J·P·H·法夫雷 , J-M·F·雷尼斯 , R·里瓦 , B·J·C·杜特留德特东克
- 申请人: 敏捷电源开关三维集成APSI3D , IRT圣埃克苏佩里(AESE)
- 申请人地址: 法国塔布;
- 专利权人: 敏捷电源开关三维集成APSI3D,IRT圣埃克苏佩里(AESE)
- 当前专利权人: 敏捷电源开关三维集成APSI3D,IRT圣埃克苏佩里(AESE)
- 当前专利权人地址: 法国塔布;
- 代理机构: 北京北翔知识产权代理有限公司
- 代理商 郑建晖; 关丽丽
- 国际申请: PCT/EP2015/072540 2015.09.30
- 国际公布: WO2017/054855 EN 2017.04.06
- 进入国家日期: 2018-03-27
- 主分类号: H01L23/498
- IPC分类号: H01L23/498
摘要:
提供了一种半导体功率器件(100)和一种制造半导体功率器件的方法。所述半导体功率器件包括:第一衬底(110)、第二衬底(120)、堆叠件(130)和互连结构(140,141)。第一衬底包括第一表面上的第一图案化导电层和开关半导体元件(115)。第二衬底包括面向所述第一表面的第二表面和位于第二表面上的第二图案化导电层。堆叠件包括导电迹线(132)和电介质材料层(131)。电介质材料层被设置在所述第一图案化导电层或所述该第二图案化导电层上,且所述电介质材料层将所述导电迹线与设置有所述堆叠件的所述图案化导电层隔离。所述互连结构提供所述衬底的导电层或区域的至少一个电气连接。
公开/授权文献
- CN108028242B 包括附加迹线的半导体功率器件及制造半导体功率器件的方法 公开/授权日:2021-08-17
IPC分类: