Invention Publication
- Patent Title: 配线电路基板的制造方法
- Patent Title (English): Method for producing wired circuit board
-
Application No.: CN201611207609.1Application Date: 2016-12-23
-
Publication No.: CN106954346APublication Date: 2017-07-14
- Inventor: 杉本悠 , 田边浩之
- Applicant: 日东电工株式会社
- Applicant Address: 日本大阪府
- Assignee: 日东电工株式会社
- Current Assignee: 日东电工株式会社
- Current Assignee Address: 日本大阪府
- Agency: 北京林达刘知识产权代理事务所
- Agent 刘新宇; 张会华
- Priority: 2015-254338 20151225 JP
- Main IPC: H05K3/06
- IPC: H05K3/06

Abstract:
本发明提供一种配线电路基板的制造方法,其是具有绝缘层和设置在绝缘层之上的导体图案的配线电路基板的制造方法。包括如下工序:设置绝缘层的第1工序;在绝缘层的倾斜面之上设置金属薄膜的第2工序;在金属薄膜之上设置光致抗蚀剂的第3工序;以光致抗蚀剂中的应该设置导体图案的部分被遮光的方式配置光掩模、隔着光掩模对光致抗蚀剂进行曝光的第4工序;将光致抗蚀剂的被光掩模遮光的部分去除而使金属薄膜的与所述部分相对应的部分暴露的第5工序;在金属薄膜的从光致抗蚀剂暴露的部分之上设置导体图案的第6工序。在对光致抗蚀剂进行曝光时,减少由金属薄膜的位于倾斜面之上的部分反射而朝向所述部分的光。
Public/Granted literature
- CN106954346B 配线电路基板的制造方法 Public/Granted day:2021-02-05
Information query