发明授权
CN106575131B 基准电压生成电路以及半导体装置
失效 - 权利终止
- 专利标题: 基准电压生成电路以及半导体装置
-
申请号: CN201580040334.4申请日: 2015-12-24
-
公开(公告)号: CN106575131B公开(公告)日: 2019-08-09
- 发明人: 张艳争
- 申请人: 富士电机株式会社
- 申请人地址: 日本神奈川县
- 专利权人: 富士电机株式会社
- 当前专利权人: 富士电机株式会社
- 当前专利权人地址: 日本神奈川县
- 代理机构: 上海专利商标事务所有限公司
- 代理商 周全
- 优先权: 2015-035052 2015.02.25 JP
- 国际申请: PCT/JP2015/086129 2015.12.24
- 国际公布: WO2016/136114 JA 2016.09.01
- 进入国家日期: 2017-01-22
- 主分类号: G05F3/24
- IPC分类号: G05F3/24 ; H02M3/07 ; H03F3/70 ; H03K19/0185
摘要:
本发明的目的在于降低内部地线的电位变动,防止电路误动作。本发明的基准电压生成电路(1)具备分压电路(1a)、晶体管(M1)以及电容器(C1)。分压电路(1a)将电源电压(VCC)分压成规定电平,生成规定电压(Va)。晶体管(M1)的栅极施加有规定电压(Va),将规定电压(Va)加上自身的阈值电压(Vth)所得电压作为基准电压(Vref),从漏极输出。电容器(C1)对晶体管(M1)的栅极和源极进行旁路。此外,电容器(C1)的一端连接到晶体管(M1)的栅极,电容器(C1)的另一端连接到晶体管(M1)的源极及地线。进而,晶体管(M1)的漏极和输出电荷的电荷输出源(2a)相连接。
公开/授权文献
- CN106575131A 基准电压生成电路以及半导体装置 公开/授权日:2017-04-19
IPC分类: