本发明公开了一种低复杂度的低密度奇偶校验码译码方法及译码器装置，为了解决LDPC码译码器在可编程逻辑阵列上实现时存储资源消耗较多的问题，提供了一种利用次小值对最小值进行修正的最小和译码方法，并采用二维折线逼近的方法得到了修正方法。基于前述方法，本发明还提供了一种低存储消耗的LDPC码译码器装置，该译码器由初始信息存储、迭代信息存储、行列连接逻辑、校验信息处理单元、变量信息处理单元、校验模块以及迭代控制模块。其中校验信息处理单元采用三个基于二维折线逼近方法的修正模块对最小值进行修正。