抗干扰高精度过零检测方法
摘要:
本发明公开了一种抗干扰高精度过零检测方法,可编程逻辑器件FPGA/CPLD检测到第一光耦开关电路输出的方波信号S3的下降沿,开始计数,计数到交流信号的前一周波计数值的一半时,通过I/O输出窄脉冲信号,记为S5,即为交流信号在当前周波的过零点,检测到第二光耦开关电路输出的方波信号S4的下降沿,停止计数,计数值作为交流信号在当前周波的计数值。本发明对所检测交流信号幅值波动不敏感,能将基波交流信号的过零点锁定在方波信号S3下降沿与方波信号S4下降沿之间的中点时刻,再在可编程逻辑器件FPGA/CPLD中通过简单的程序处理就能够精确的判断基波交流信号的过零点,具有抗干扰性强、适用性强、精度高的优点。
公开/授权文献
0/0