模拟开关电路
摘要:
本发明提供了一种低阻抗的模拟开关电路,包括两个增强型MOS开关管(P3)和(N1),并联设置,两者源极共同作为输入端,漏极共同作为输出端;开关管(P3)的衬底并联两个传输管,通过传输管(P1)连接电源电平(VDD),通过传输管(P2)连接开关管的输入端;在模拟开关导通时,P3的衬底连接输入端也即其源极,使得衬偏电压为零,降低其阈值电压Vth,达到降低阻抗Rds的目的,从而无需扩大器件尺寸情况下,进一步降低整个模拟开关的导通阻抗。
公开/授权文献
0/0